

PMG Type 디지털 AVR을 이용한 선박용 동기발전기 출력전압제어

柳東桓*, 朴相勳**, 元忠淵†, 柳在成***, 李相錫****, 安聖準§

Voltage Control of Synchronous Generator for Ships using a PMG Type
Digital Automatic Voltage Regulator

Dong-Hwan Yu, Sang-Hoon Park, Chung-Yuen Won, Jae-Sung Yu,
Sang-Seuk Lee and Sung-Joon Ahn

要 約

일정 출력을 얻기 위해 동기발전기 계자 여자는 AVR에 의해 제어된다. 대부분의 선박용 동기발전기 AVR은 사이리스터 위상제어 방식을 사용한다. 하지만 이 방식은 제어 주기가 MOSFET이나 IGBT로 구성된 컨버터에 비해 느리므로 속응 제어를 구현하는데 어려움이 있다. 따라서 본 논문에서는 선박용 동기발전기에 MOSFET을 사용한 PMG형 디지털 AVR을 구현하였다. PMG형 디지털 AVR 회로 구성은 간단하고 단락 시 발전기 출력전압이 영으로 되어 AVR이 동작하지 못하므로 출력전류를 여자회로로 흐르도록 하는 CBC가 요구된다. 본 논문에서 연구된 여자시스템은 실제 선박용 발전기를 대신하여 10[kVA]급 프로토타입의 실험을 통하여 시스템의 타당성을 검증하였다.

ABSTRACT

To get the constant output, synchronous generator field excitation is controlled by AVR(Automatic Voltage Regulator). Most of ships generator AVR uses the thyristor phase controlled rectifier. However this rectifier is difficult to realize that the fast control system because its control period is slower than MOSFET and IGBT type converter. Therefore, this paper deals with PMG(Permanent Magnet Generator) type digital AVR using MOSFET switch for ships synchronous generator. The composition of this digital AVR is very simple, the generator is under the short circuit accident, the output voltage becomes zero state and AVR can not operate. Thus generator is required to add CBC(Current Boosting Circuit) in an excitation circuit to flow output current. The performance of the proposed system is evaluated on a 10[kVA] experimental prototype circuit in place of real ships generator.

Key Words : Synchronous Generator, Digital AVR, Excitation circuit, PMG type, Current Boosting Circuit

1. 서 론

†교신저자 : 정희원, 성균관대 정보통신공학부 교수

E-mail : won@yurim.skku.ac.kr

*학생회원, 성균관대 대학원 정보통신공학부 석사과정

**학생회원, 성균관대 대학원 정보통신공학부 박사과정

***정희원, 효성 중공업연구소 책임연구원

****정희원, (주)팩테크 대표이사

††정희원, 성균관대 정보통신공학부 조교수

접수일자 : 2008. 8. 14 1차 심사 : 2008. 10. 7

심사완료 : 2008. 11. 12

발전기 시스템에서 전력 이용 유연성을 높이고 시스템 관리 및 성능을 향상시키기 위해 발전기의 여자제어장치와 관련된 연구가 계속되고 있다^[1].

기존의 산업용 또는 선박용 동기발전기는 출력전압을 제어하기 위해 아날로그 방식으로 사이리스터를 사용하여




그림 1 PMG형 디지털 AVR 블록도

Fig. 1 Block diagram of PMG type digital AVR system

위상제어를 하는 TCR(Thyristor Control Rectifier) 방식이 대부분이었다. TCR 방식은 이미 많은 선박에 장착되어 신뢰성을 검증받아 사용되고 있다. 그러나 장시간 사용 시 성능이 저하되고 제어기의 이득을 변경하기 어려워 부하급변 및 과도응답 특성이 떨어지는 단점이 있다^{[2][3]}.

또한 아날로그 AVR(Automatic Voltage Regulator)은 다양한 발전기 제어기능을 구현하는데 어려움이 있어 Droop제어 외에는 특별한 기능이 거의 없다. 또한 최근에는 IT 기술의 발달로 인하여 선박에 사용되는 모든 기기의 상태를 원격으로 모니터링하거나 직접 제어를 할 수 있는 디지털 방식의 AVR을 요구하고 있다^{[3][4]}.

종래의 발전기 여자시스템에 대한 전원 공급 장치는 배터리를 이용한 보조전원, 직류발전기 및 리액터와 전력용 CT를 사용한 혼합형이 사용되었다. 배터리를 사용한 보조전원은 배터리의 유지 및 관리에 따른 문제가 있고, 직류발전기를 사용하는 경우에는 정류자와 브러시 간에 마찰로 인하여 브러시의 잦은 교체로 인한 유지보수의 단점이 있다. 반면에 혼합형은 리액터와 전력용 CT

설계에 의한 가격 상승 및 부피 증가의 문제가 있다^{[5][6]}.

따라서 본 논문에서는 동기발전기의 출력전압을 제어하기 위해 그림 1과 같은 PMG(Permanent Magnet Generator)를 사용한 디지털 AVR을 제안하였다. 디지털 AVR은 다양한 제어가 소프트웨어로 처리됨으로 제어에 대한 신뢰성이 높고 설정이 간편하며 동일 하드웨어에 의한 확장성에 유리하다. 또한 발전기 여자시스템의 전원 공급장치는 PMG를 사용하여 다이오드 정류기를 통해 발전기의 계자권선에 직류전원을 공급한다. PMG형 디지털 AVR은 초기 기동 시 계자권선에 독립적이고 안정적인 전원을 공급할 수 있다. 본 논문에서는 AVR의 전원 공급 장치로 PMG와 다이오드 정류기를 사용하여 전원부를 제작하였다. 또한 발전기의 출력 측에 단락사고가 발생하였을 시 출력전압을 보상하기 위한 CBC를 제작하였다. 이 장치들은 일체형으로 구성되어 시스템 전체의 소형화가 가능하다^[7]. 제안된 PMG형 디지털 AVR은 PSIM 6.0 소프트웨어에 의해 시뮬레이션 하였고 하드웨어 구성은 TI사의 제어용 DSP인 TMS320F2811을 사용하였다.

2. PMG type 디지털 AVR

2.1 동기발전기 제어용 전체 시스템 블록

앞서 설명한 그림 1에서 여자시스템은 디지털 AVR과 이것의 출력을 입력으로 받아 계자회로에 필요한 계자전류를 공급하여 주는 여자기(Exciter)로 구성된다. 디지털 AVR의 전원은 초기기동 시 PMG의 출력전압으로, 정상운전 시에는 PMG의 출력전압과 동기발전기의 출력전압이 함께 사용된다. 하지만 정상운전 시 PMG의 출력전압이 동기발전기의 출력전압을 제어할 수 있을 정도의 에너지를 계자에 공급하지 못하므로 동기발전기의 출력전압으로 여자기를 제어하게 된다.

즉, 초기기동 시 동기발전기의 출력전압은 잔류자속에 의한 전압만으로 MOSFET를 터-온 시킬 수 없기 때문에 PMG에 의해 발생되는 출력전압으로 계자권선에 여자전류를 흘려준다. 따라서 초기기동 시 AVR의 전원이 $45[V_{dc}]$ 로 확립될 때까지 PMG를 통하여 발생된 출력전압을 사용한다. 이 시점부터 디지털 AVR의 Bypass용 MOSFET 스위치가 터-온 되어 발전기 출력전압을 제어하게 된다.

전류 부스팅 동작은 동기발전기의 출력측 전압이 안정적일 때 Triac 회로를 터-온 시켜 단락상태를 유지한다. 그러나 갑자기 출력단 선로가 과부하나 단락사고가 발생하면 출력전압이 크게 감소하게 된다.

이때 출력전압을 보상하기 위해 Triac 회로가 터-오프 되며 개방상태로 전환되어 발전기의 출력전압이 설정된 정격전압까지 보상하기 위해 필요한 여자전류를 계자권선에 공급한다^[7].

2.2 디지털 AVR 제어 알고리즘

AVR은 발전기의 여자기에 전류를 공급하여 발전기의 출력전압을 조정하므로 성능 구현에 필수적인 제어 기능을 수행하도록 계자전류를 제어할 수 있어야 한다. 따라서 AVR은 동기발전기가 연속 운전할 수 있는 범위 내에서 출력 변화에 대해 계자전류를 여러 가지 방법으로 제어함으로써 단자전압을 유지할 수 있어야 한다. 이러한 동작을 위해서 동기발전기는 높은 계자전압이 요구되지만 계자권선의 절연 파괴, 계자전류의 과여자로 인한 과열, V/f 의 증가로 과여자에 의한 동기발전기의 소손 등으로 제한받고 있다.

그림 2는 본 논문에서 사용한 동기발전기 제어용 디지털 AVR 장치의 제어 블록도를 나타낸다. 제어기의 구성은 기본적으로 PID 제어기로 구성되어 있으며, 이를 통해 전압제어를 수행한다.




그림 2 디지털 AVR 블록도

Fig. 2 Control block diagram of digital AVR system

제어 알고리즘의 기능은 다음과 같다.

Soft Start 기능은 발전기 기동 시 전압의 급격한 상승을 억제하기 위해 필요하다. 이 기능을 사용하면 기동 시 발전기 출력전압이 일정시간을 가지면서 정격전압으로 상승하도록 설정이 가능하다.

전압/주파수 제한기는 발전기와 출력단 변압기가 저속에서 운전될 때 과여자 방지용으로 사용된다. 엔진 기동 시 또는 엔진의 출력부족 등의 원인으로 속도가 떨어지면 출력 주파수가 감소하고 이 때 일정 전압 제어를 하게 되면 과여자 상태가 될 수 있다. 그러므로 발전기 속도에 따라 출력전압을 감소시켜야 과여자를 방지할 수 있게 된다. 이것은 발전기 출력전압이 자속과 속도의 곱에 비례하므로 일정전압으로 제어하게 되면 여자전류를 과다하게 입력하게 되고 이로 인해 발전기는 과열되기 때문이다. 전압/주파수 제한기에서 V/f 비가 주어진 기준값을 초과하여 과도 해질 경우 발전기의 V/f 비를 낮추기 위하여 단자전압을 감소시키는 동작을 하게 된다.

전압검출 및 부하보상제어기는 발전기 출력전압을 제어하기 위한 피드백 신호로 변환한다. 그리고 발전기와 부하 사이에 변압기 또는 리액터가 있는 경우 전압강하가 발생되어 부하측 전압이 감소한다. 그러므로 일정전압을 유지하려면 부하전류에 따라 발전기 단자전압을 보상하는 기능이 필요하다.

출력전압을 제어하기 위해 전역 통과 필터(APF, All Pass Filter)를 사용하여 한 상의 선간전압과 90° 위상차가 나는 가상의 선간전압을 만든 후 동기좌표계를 이용하여 진폭의 크기를 계산한다.

그림 3은 동기발전기의 출력전압과 위상을 검출하기 위한 제어 블록도를 나타낸 그림이다.




그림 3 동기발전기 출력전압 위상 및 크기 검출기의 제어블록도
Fig. 3 Control block diagram for phase and amplitude detector of synchronous generator output voltage

식 (1)은 아날로그방식의 전역 통과 필터에 대한 전달함수를 전개한 식이다.

$$\begin{aligned} H(j\omega) &= \frac{-1+j\omega_c CR}{1+j\omega_c CR} = \frac{\sqrt{(-1)^2 + (\omega_c CR)^2} \angle \tan^{-1}\left(\frac{-\omega_c CR}{1}\right)}{\sqrt{(1)^2 + (\omega_c CR)^2} \angle \tan^{-1}\left(\frac{\omega_c CR}{1}\right)} \\ &= 1 \angle [\tan^{-1}(\omega_c CR) - \tan^{-1}(-\omega_c CR)] \\ &= 1 \angle 2 \tan^{-1}(\omega_c CR) \end{aligned} \quad (1)$$

식 (1)에서 전역 통과 필터의 차단주파수를 $\omega_c = \frac{1}{CR}$ 로 설정하면 진폭 이득은 1이고, 위상이 90° 진상인 출력파형을 얻을 수 있다.

아날로그 방식의 전역 통과 필터를 프로세서에서 구현 하려면 이산식이 전개되어야 하므로 식 (2), (3) 그리고 (4)와 같이 표현할 수 있다.

$$\begin{aligned} H(s) &= \frac{-1+sCR}{1+sCR} = \frac{-1+\frac{s}{\omega_c}}{1+\frac{s}{\omega_c}} = \frac{s-\omega_c}{s+\omega_c} \\ &= \frac{-\omega_c + \left(\frac{2}{T} \times \frac{1-Z^{-1}}{1+Z^{-1}}\right)}{\omega_c + \left(\frac{2}{T} \times \frac{1-Z^{-1}}{1+Z^{-1}}\right)} = \frac{-(\omega_c T - 2) - (\omega_c T + 2) \cdot Z^{-1}}{(\omega_c T + 2) + (\omega_c T - 2) \cdot Z^{-1}} \end{aligned} \quad (2)$$

여기서, $A = \omega_c T + 2$, $B = \omega_c T - 2$ 로 표현하면 식 (3)과 같다.

$x[n]$ 은 전역 통과 필터의 입력 V_{UV} 이고, $y[n]$ 이 출력이 된다.

$$\begin{aligned} H(z) &= \frac{B + AZ^{-1}}{A + BZ^{-1}} = \frac{y[n]}{x[n]} \\ &= (A + BZ^{-1}) \cdot y[n] = (B + AZ^{-1}) \cdot x[n] \end{aligned} \quad (3)$$

식 (3)을 전개하여 다시 쓰면 식 (4)와 같다.

$$\begin{aligned} A \cdot y[n] + B \cdot y[n-1] &= B \cdot x[n] + A \cdot x[n-1] \\ \therefore y[n] &= \left(\frac{B}{A} \cdot x[n] + x[n-1] \right) - \left(\frac{B}{A} \cdot y[n-1] \right) \end{aligned} \quad (4)$$

식 (3)과 (4)에서 동기발전기의 실제 위상각과 추정 위상각 사이에 오차가 발생하면 PLL 블록 내에 PI제어기를 통하여 오차가 0이 되도록 제어된다. 그러면 동기좌표계 d -축 성분은 동기발전기 출력 선간전압의 진폭값 \hat{V}_{UV} 이 되고 이 값에 $\frac{1}{\sqrt{3}}$ 을 곱하여 동기발전기의 출력 상전압을 검출하게 된다.

$$v_d^e = v_d^s \cos \hat{\theta} + v_q^s \sin \hat{\theta} \quad (5)$$

$$v_q^e = -v_d^s \sin \hat{\theta} + v_q^s \cos \hat{\theta} \quad (6)$$

식 (5)와 (6)에 $v_d^s = V_m \cos \theta$ 와 $v_q^s = V_m \sin \theta$ 를 대입하여 전개하면 다음과 같다.

$$\begin{aligned} v_d^e &= (V_m \cos \theta \cdot \cos \hat{\theta}) + (V_m \sin \theta \cdot \sin \hat{\theta}) \\ &= V_m (\cos \theta \cdot \cos \hat{\theta} + \sin \theta \cdot \sin \hat{\theta}) \\ &= V_m \cos(\theta - \hat{\theta}) \\ &= V_m \end{aligned} \quad (7)$$

$$\begin{aligned} v_q^e &= -(V_m \cos \theta \cdot \sin \hat{\theta}) + (V_m \sin \theta \cdot \cos \hat{\theta}) \\ &= V_m (\sin \theta \cdot \cos \hat{\theta} - \cos \theta \cdot \sin \hat{\theta}) \\ &= V_m \sin(\theta - \hat{\theta}) \\ &= 0 \end{aligned} \quad (8)$$

위의 두 식에서 실제 위상각 θ 가 동기발전기 출력전압의 추정 위상각 $\hat{\theta}$ 과 같다면 식 (7)처럼 d -축 전압은 출력전압의 진폭이 된다.

3. 시뮬레이션 및 실험

3.1 시뮬레이션 결과

본 논문에서 제안된 PMG 형 디지털 AVR은 PowerSim 사의 PSIM 6.0 소프트웨어와 Visual C++를 이용한 DLL(Dynamic Link Library)로 구현하였다. 시뮬레이션 및 실험에 사용한 동기발전기 파라미터는 표 1과 같다.

표 1 동기발전기 파라미터

Table 1 Parameters of synchronous generator

정격전압	400[V _{peak}] / 230[V _{rms}]
정격전류	25[A _{peak}] / 14.43[A _{rms}]
계자전압	무부하 37[V] / 최대부하 160[V]
계자전류	무부하 1.2[A] / 최대부하 3.8[A]
정격속도	50[Hz] / 3000[rpm]
	60[Hz] / 3600[rpm]




그림 4 발전기 전압 확립 시뮬레이션 파형

Fig. 4 Simulation waveforms of generator voltage buildup




그림 5 발전기 출력전압, 출력전류 시뮬레이션 파형

Fig. 5 Simulation waveforms of generator output voltage and Output current




그림 6 발전기 계자전류, 계자전압 시뮬레이션 파형

Fig. 6 Simulation waveforms of generator exciter current and exciter voltage

그림 4는 동기발전기가 정격속도에 도달할 때까지의 전압 확립을 나타낸 파형으로, 계자전류가 증가함에 따라 동기발전기의 출력전압이 정격전압에 도달하는 것을 확인할 수 있다.

그림 5는 동기발전기의 출력전압과 출력전류를 나타낸 것으로 a-상 한 상에 대한 출력을 나타낸 시뮬레이션 결과 파형이다.

그림 6은 동기발전기 계자전류와 계자전압 파형이다. 계자전압은 스위칭 주파수에 따라 스위치가 터-온 될 때 전압이 상승하고 터-오프 될 때 전압이 하강하는 것을 시뮬레이션 파형을 통해 확인할 수 있다. 계자권선의 포화를 방지하기 위해 인덕터 값이 매우 크므로 계자전류 파형은 평활하게 된다.

3.2 실험결과

그림 7은 제안한 방법을 구현하기 위한 실험 장치이다. 축소모델 소형 동기발전기 실험에서는 디젤엔진을 대신하여 11[kW]급 유도전동기와 10[kVA]급 동기발전기를 벨트폴리 방식으로 연결하였다. 여자제어 시스템 제어를 위해 TMS320F2811의 DSP를 사용하였고 계자전류를 제어용 MOSFET 소자의 스위칭 주파수는 1[kHz]이다.




그림 7 디지털 AVR 세트 및 실험용 축소모델

Fig. 7 Digital AVR set and prototype of synchronous generator




그림 8 실제 선박용 동기발전기(2126kVA)

Fig. 8 Actual synchronous generator for ships




그림 9 발전기 전압확립 (출력전압(200V/div), 계자전류(1A/div))

Fig. 9 Experimental waveforms of generator voltage buildup




그림 10 발전기 출력전류(5A/div), 출력전압(200V/div)

Fig. 10 Experimental waveforms of generator output current and output voltage




그림 11 발전기 계자전류(2A/div), 계자전압(200V/div)

Fig. 11 Experimental waveforms of exciter current and voltage





그림 12 부하 변동 실험(정격부하의 30%)


출력전압(200V/div), 출력전류(5A/div), 계자전류(2A/div)

Fig. 12 Experimental waveforms of the load change
(30% of rated load)표 2 전압/주파수 제한시험($f_c = 57\text{Hz}$)Table 2 V/f Limiter test($f_c = 57\text{Hz}$)

Frequency	단자전압
60Hz	380.1V
57Hz	380.1V
56Hz	373.5V
54.8Hz	366.9V
53.8Hz	360.4V
52.8Hz	353.7V
51.7Hz	347.1V
50.7Hz	340.5V
49.7Hz	333.8V
48.7Hz	327.3V
47.8Hz	320.7V

Output Voltage

그림 13 전압/주파수 제한시험($f_c = 57\text{Hz}$)Fig. 13 V/f Limiter test($f_c = 57\text{Hz}$)

그림 14 전압변동 시험($V^* - 20\%$)

출력전압(200V/div), 계자전류(2A/div)

Fig. 14 Experimental waveforms of voltage change test ($V^* - 20\%$)

그림 8은 디지털 AVR을 장착한 4130V, 8극, 2126kVA급 선박용 동기발전기이다.

그림 9는 동기발전기를 정지 상태에서 정격속도까지 일정한 비율로 증가시켜 동기발전기 출력전압과 계자전류를 측정하여 발전기의 전압회립 과정을 보여주는 실험파형이다. 발전기의 기동 시 전압의 급격한 상승을 억제하기 위하여 디지털 AVR에서 Soft Start 시간을 3초로 설정하여 전압이 서서히 증가하도록 하였다.

그림 10은 동기발전기가 정격속도로 운전 중 일 때의 출력전류와 출력전압을 나타낸 실험파형이다.

그림 11은 동기발전기의 계자전류와 계자전압을 측정한 파형이다. 스위칭 주파수에 따라 턴-온 구간에서 계자전압이 상승하고 턴-오프 구간에서 하강하게 된다. 동기발전기는 포화를 방지하기 위해 계자권선의 인덕터 값이 매우 크다. 따라서 계자전류는 인덕터에 의한 시정수가 매우 크기 때문에 전류가 평활하게 된다.

그림 12는 부하 변동시 출력전압과 전류 그리고 여자전류의 변동을 측정한 파형이다. 무부하 상태에서 정격의 30[%]에 해당하는 RL 부하를 인가하였을 때 출력전류가 흐르는 것을 볼 수 있다. 응답시간은 약 0.5[s]로 출력전압이 안정적으로 제어되는 것을 알 수 있다.

표 2와 그림 13은 전압/주파수 제한 시험으로 제한주파수(f_c)를 57[Hz]로 설정하였다. 제한주파수(f_c) 이하로 운전을 하면 그림 13과 같이 출력전압이 주파수에 비례하여 일정하게 감소하게 된다. 그러므로 발전기 속도에 따라 출력전압 기준을 감소시켜 과여자를 방지할 수 있게 된다. 아날로그 AVR에서는 전압/주파수 제한 시험은 제어가 불가능하며 디지털 AVR에서만 제어가 가능하다.

그림 14는 전압변동 시험 파형이다. 기준전압을 20[%]

감소시키면 출력전압과 계자전류가 감소하게 된다. 약 0.5[s] 이후 정상상태에 도달하게 된다.

3.3 모니터링

그림 15는 디지털 AVR의 출력전압을 제어하기 위한 모니터링 프로그램으로 Labview 8.2를 사용하였고 RS485 통신을 이용하여 데이터를 송수신한다.

본 논문에서는 디지털 AVR 제어기에서 표시해야 할 데이터를 세 부분으로 구성하였다. 설정항목 표시 부분에서는 디지털 AVR에 관련된 모든 데이터의 현재 값을 개별 제어 항목별로 값을 표시하였다.

모니터링 데이터 표시부분은 AVR 제어기의 제어 동작을 실시간으로 감시할 수 있고 출력전압, 출력전류, 주파수, 계자전압, 계자전류 등 데이터 항목을 실시간으로 표시한다.




그림 15 Labview를 이용한 모니터링 프로그램

Fig. 15 Monitoring program using Labview software

4. 결 론

본 논문에서는 일정 출력을 얻기 위하여 동기발전기 계자전류는 디지털 AVR에 의해 제어하였다. 디지털 AVR은 종래의 방식에 비하여 초기 기동 시 계자권선에 독립적이고 안정적인 전원을 공급할 수 있다. 시뮬레이션과 실험을 통하여 디지털 AVR이 아날로그 AVR에서 처리하기 곤란한 Soft Start, 전압/주파수 제한, 전압검출 및 부하보상 제어를 통하여 발전기 출력전압을 안정적으로 제어됨을 검증하였다. 디지털 AVR 내에 CBC를 추가하여 발전기의 출력측에 단락사고가 일어났을 때 출력전압을 보상할 수 있도록 하였다.

본 논문은 중소기업청 기술혁신개발사업의 연구지원을 받아 수행한 연구 결과입니다.

참 고 문 현

- [1] Basler Electric, "Instruction Manual for Digital Excitation Control System - Models : DECS 32-15, 63-15 & 125-15", Revision E, 2000, Jan.
- [2] R. C. Schaefer, "Applying Static Excitation System", *IEEE Industry Application Magazine*, 1998, Nov./Dec.
- [3] Devotta, Joseph B.X, "A Dynamic Model of the Synchronous Generator Excitation Control System", Industrial Electronics, IEEE Transactions on Volume IE-34, pp. 429~432, 1987, Nov.
- [4] Richard C. Schaefer and Kiyoung Kim, "Excitation Control of the Synchronous Generator", *IEEE Industry Application Magazine*, pp. 37~43, 2001, Mar./Apr.
- [5] Hong-Woo Rhew, Seung-Ki Sul, Min-ho Park, "A New Generator Static Excitation System Using Boost-Buck Chopper", Proceedings of the 1996 IEEE IECN 22nd International Conference on Volume 2, 5-10 , pp. 1023~1028, 1996, Aug.
- [6] K. Kim, M. J. Basler and A. Godhwani, "Supplemental Control in a Modern Digital Excitation System", *IEEE PES Power Meeting*, Singapore, 2000.
- [7] 임익현, 김장목, 김경철, "전류 부스터 정류기를 갖는 정지형 여자시스템 특성 개선 연구", 전력전자학술대회논문집, pp. 193~196, 1999. 7.

저 자 소 개



유동환(柳東桓)

1980년 10월 4일생. 2007년 안양대 전기전자공학과 졸업. 2008년 현재 성균관대 대학원 에너지시스템공학과 석사과정.



박상훈(朴相勳)

1979년 7월 25일생. 2007년 성균관대 대학원 전자전기컴퓨터공학과 졸업(석사). 2008년 현재 동 대학원 메카트로닉스공학과 박사과정.



원충연(元忠淵)

1955년 5월 10일생. 1978년 성균관대 전기공학과 졸업. 1980년 서울대 공대 대학원 전기공학과 졸업(석사). 1987년 동 대학원 전기공학과 졸업(공박). 1991년 12월~1992년 12월 미국 테네시 주립대학 전기공학과 방문교수. 1988~현재 한국 철도기술연구원 심사위원. 2006년~현재 한국전력공사 PQ심사위원. 2006년~현재 차세대 첨단도시철도시스템(한국건설교통기술평가원) 기술개발사업 운영위원. 2006년~현재 (주)로템 기술자문위원. 2007년~현재 도시철도기술실무위원회 위원(건설교통부). 2007년~현재 월간 전기설비 편집자문위원. 현재 성균관대 정보통신공학부 교수. 2007년~2008년 당 학회 부회장.



유재성(柳在成)

1975년 9월 2일생. 2002년 서울산업대 전기공학과 졸업. 2004년 성균관대 대학원 에너지시스템공학과 졸업(석사). 2008년 성균관대 메카트로닉스공학과 졸업(공박). 2008년 현재 효성중공업연구소 책임연구원.



이상석(李相錫)

1959년 5월 20일생. 1986년 중앙대 전기전자공학과 졸업(석사). 2008년 현재 성균관대 전자전기공학과 박사과정. 2008년 현재 (주)팩테크 대표이사.



안성준(安聖準)

1962년 7월 20일생. 1985년 서울대 기계설계학과 졸업. 1987년 한국과학기술원 생산공학과 졸업(석사). 2004년 University of Stuttgart (공박). 1985년~1990년 금성사 가전연구소 주임연구원. 1990년~2004년 Fraunhofer IPA(독) 연구원. 2005년~ 현재 성균관대 정보통신공학부 조교수.