A Minimal Resource High-Level Synthesis Algorithm for Low Power Design Automation

저 전력 설계 자동화를 위한 최소 자원 상위 레벨 합성 알고리즘

This paper proposes a new minimal resource high-level synthesis algorithm for low power design automation. The proposed algorithm executes an efficient approach to minimize the power consumption of the functional units in a circuit during the high level synthesis. In this paper, we visit all control steps one by one to reduce the switching activity in CDFG. The register sharing algorithm determines the minimum register after the life time analysis of all variable. According to property of input signal for functional unit, the proposed method visits all control step one by one and determines the resource allocation with minimal power consumption at each control step in a greedy fashion. The effect of the proposed algorithm has been proved through various filter benchmark to adopt a new scheduling and allocation algorithm considering the low rover.

본 논문은 저 전력 설계 자동화를 위한 새로운 최소 자원 상위 레벨 합성 알고리즘을 제안한다. 제안된 알고리즘은 상위 레벨 합성 동안에 기능 연산자의 소비 전력 최소화를 위해 효율적인 접근 방식을 실행한다. 본 논문에서는 CDFG의 스위칭 활동을 감소시키기 위해 모든 제어 스텝을 하나씩 차례로 방문한다. 레지스터 공유 알고리즘은 모든 변수들의 생명 주기를 분석 한 후, 최소의 레지스터들을 결정한다. 또한 기능 단위의 입력 신호의 특성에 따라 모든 제어 스텝을 하나씩 차례로 방문하고, 갈망 방법에 따라 각 제어 스텝의 소비 전력을 최소화하여 자원 할당을 수행한다. 제안된 저 전력설계 자동화를 위한 최소 자원 상위 레벨 합성 알고리즘은 다양한 벤치마크들의 예를 통해 효율성을 입증한다.