Abstract
In this paper, we design Input/Output modules as a preference work for implementation of hybrid two stage AWG based WDM-PON and verify operations of each function modules through the logic simulation. This WDM-PON system provides service to 128 ONUs through 32 wavelength and one wavelength is shared for upstream transmission with four ONU while each wavelength is allocated to each ONU for downstream transmission. The designed WDM-PON MAC chip is based on sub-MAC which consists of one control unit and reception unit and four transmission unit. To design the reception and transmission unit of sub-MAC, we define the functions of the sub-MAC, pins of the modules, control signal and timing of each signal. We intend to design MAC chip with 1Gbps transmission rate. Thus the designed MAC chip is worked on 125MHz clock rate. We define FSM and design Input/Output modules with VHDL. The logic simulation of the modules is executed by the ModelSIM simulator.
본 논문에서는 혼합형 2단 AWG 기반의 WDM-PON을 하드웨어적으로 구현하기 위한 초기 단계로서 입출력 모듈을 설계하고 로직 시뮬레이션을 통해 동작을 검증한다. 혼합형 2단 AWG 기반의 WDM-PON은 32개의 파장을 통하여 128개의 ONU에게 서비스를 제공한다. 이때, 하향 전송에서 각 ONU는 각기 할당된 별도의 파장을 이용하는 반면 상향 전송의 경우 4개의 ONU가 단일의 파장을 공유하는 형태이다. 설계한 WDM-PON MAC 칩은 sub-MAC을 기반으로 하며, 각 sub-MAC마다 제어부, 수신부 그리고 네 개의 송신부로 구성된다. 따라서 본 논문에서는 sub-MAC을 구성하는 송 수신부의 기능, 사용되는 핀, 제어 신호 및 타이밍을 정의하고 이를 기반으로 각 기능 모듈을 설계한다. 설계한 WDM-PON MAC 칩은 각 입출력 모듈이 1Gbps의 송수신률을 가지는 것을 목표로 하였으며 이 동작을 위하여 125MHz 구동 클럭에 맞도록 설계된다. WDM-PON MAC 칩의 설계과정은 FSM(Finite State Machine)을 이용한 설계 흐름을 따랐으며 설계한 sub-MAC의 입출력 기능의 검증 및 성능 평가를 위하여 ModelSIM에서 각 기능별로 시나리오를 작성하고 이를 기반으로 로직 시뮬레이션을 수행한다.
