

## 특집 : 최신 전자 패키징 기술 - 공정 및 평가

# Optoelectronic 패키징을 위한 Au-Sn 플립칩 범핑 기술과 신뢰성

윤정원 · 김종웅 · 구자명 · 노보인 · 정승부

## Au-Sn Flip-chip Bumping Technology and Reliability for Optoelectronic Packaging

Jeong-Won Yoon, Jong-Woong Kim, Ja-Myeong Koo, Bo-In Noh and Seung-Boo Jung

### 1. 서 론

최근 정보 기술의 빠른 발전과 함께, 옵토일렉트로닉 패키지 (optoelectronic package)의 사용이 빠르게 증가하고 있다. 이를 패키지에서, 레이저 다이오드 (laser diode)와 같은 능동소자 (active device)를 패키지 기판과 접합하기 위해서 솔더합금이 일반적으로 사용된다.

이러한 광패키지 모듈의 솔더 접합부는 열방산 (heat dissipation), 전기적 접속 (electrical connection), 자기 정렬 효과 (self-aligning effect) 등과 같은 일반적인 기능들뿐만 아니라<sup>1,2)</sup>, 사용동안에 레이저 다이오드와 웨이브 가이드 (waveguide) 사이의 정확한 정렬을 유지하게 한다. 따라서 이들 모듈에 사용되는 솔더합금은 열응력 (thermal stress)에 의해 야기되는 크립 변형 (creep deformation)에 대해 우수한 저항성을 가져야만 한다.

옵토일렉트로닉 패키지에서 본딩을 위해 사용되는 솔더합금은 융점에 따라 소프트 (soft) 솔더와 하드 (hard) 솔더로 나눌 수 있다 (Table 1 참조). 그러나 공정 솔더 (Sn-37wt.%Pb)와 같은 소프트 솔더는 하드 솔더보다 열피로 신뢰성이 떨어지는 특성을 가지고 있다. 다양한 하드 솔더 가운데 특히 Au-20Sn 솔더는 비교적 낮은 융점, 낮은 탄성 계수, 높은 열전도도 및 높은 강도로 인해 세라믹 패키지의 Hermetic sealing,

플립칩 범핑, 다이 어태치 (die attachment), 웨이퍼 본딩 (wafer bonding), 실리콘 기판과 광섬유 (optical fiber)의 어셈블리 등 다양한 분야에서 널리 사용되고 있으며 앞으로 그 사용의 증가가 예상된다 (Fig. 1-4 참조).

공정 Au-20Sn 솔더합금은 무플렉스 접합특성과 우수한 열적/기계적 특성을 가지고 있다. 이러한 특성으로 인하여 이 합금은 바이오메디컬(biomedical), 광학 (photonic), MEMS 디바이스와 같은 무플렉스 공정

#### ● Hermetic sealing



#### ● Flip chip bumping




#### ● Die attachment

-GaAs/Au-Sn/Alumina



#### ● Wafer bonding or die bonding



#### ● Optical subassembly


-Optical fiber bonded to Si substrate




Fig. 1 Au-Sn 솔더의 다양한 응용분야

Table 1 소프트 (Soft) 솔더와 하드 (Hard) 솔더의 비교


소프트 (Soft) 솔더	하드 (Hard) 솔더
- Sn이나 In 합금	- Au-Sn(278°C) Au-Si(363°C) Au-Ge(356°C)
- 낮은 융점	- 높은 융점
- 낮은 항복강도	- 높은 항복강도
- 낮은 크립(creep) 저항성	- 뛰어난 열적 안정성 - 우수한 장기 신뢰성



**Fig. 2** (a) InP 광점출기용 소형 Au/Sn 범프, (b) 리플로우 후  $50\mu\text{m}$  직경의 Au/Sn 범프 단면 주사전자현미경사진, (c) 도금후의  $30\mu\text{m}$  직경의 Au/Sn 범프 단면 주사전자현미경사진, (d) Au/Sn 플립칩의 RF특성을 평가하기 위해서 실리콘 기판 상의 BCB 박막에 InP 테스트 칩을 배치한 샘플(Fraunhofer IZM, Germany)<sup>3)</sup>



**Fig. 3** 리플로우 후 직경  $60\mu\text{m}$  Au-Sn/Au socket 구조의 플립칩 범프 단면 주사전자현미경사진 (Fraunhofer IZM, Germany)<sup>4)</sup>




**Fig. 4** (a) bonding시편의 모식도, (b) Au-Sn 범프의 주사전자현미경 사진, (c) bonding전의 Au-Sn 범프의 주사전자현미경 사진 (The University of Tokyo, Japan)<sup>5)</sup>

이 요구되는 전자 패키지의 플립칩 어셈블리에 널리 사용되어져 왔다. 이러한 Au-Sn 솔더합금은 전통적으로 솔더 프리폼(pre-form), 솔더 페이스트(paste), electron-beam evaporation방법과 전해도금방법으로 제조되어 왔다 (Fig. 5참조). 그러나, 솔더 프리폼방법은 본딩전 솔더 합금의 산화 문제와 정렬(alignment)이 어렵다는 단점이 있고, 솔더 페이스트를 이용한 방법 또한 산화 문제와 페이스트 내에 포함된 유기 바인더(organic binder)로부터 쉽게 오염된다는 단점이 있다. electron-beam evaporation방법은 본딩전에 형성되는 산화물의 양을 줄일 수 있고, 솔더의 두께와 조성을 정확하게 조절할 수 있다는 장점이 있으나, 가격이 비싸다는 단점을 가지고 있다.

이에 반해, 전해도금방법은 electron-beam evaporation방법과 비교시 저렴한 가격과 짧은 공정 시간, 조성과 두께 조절이 용이하다는 장점을 가진다<sup>6)</sup>. 기존에는 Au-Sn 솔더합금을 제조하기 위하여 각각의 Au와 Sn 도금 용액으로부터 순차적인 도금 공정이 이용되었으나, 최근에는 Au-Sn 합금 도금액을 이용하여 적절한 전류밀도하에서 동시에 도금하는 방법이 개발되었다.

이러한 Au-Sn 이원 합금계는 다소 복잡한 평형 상태를 가지고 있으며, Au-20wt.%Sn과 Au-90wt.%Sn의 두 공정점(eutectic point)이 있다 (Fig. 6참조). 그러나, Au-90Sn(융점:  $217^\circ\text{C}$ )과 비교시 Au-20Sn(융점:  $278^\circ\text{C}$ )은 다소 융점이 높은 하드 솔더에 포함되지만, 우수한 열적/기계적 특성으로 인하여 널리 사

#### ● Solder pre-forms



#### ● Paste



#### ● Electron-beam evaporation



#### ● Electroplating



**Fig. 5** Au-Sn 솔더의 제조 방법




Fig. 6 Au-Sn 이원합금 상태도




Fig. 7 다양한 솔더 합금의 융점과 인장 강도

용되어지고 있다 (Fig. 7 참조).

#### ■ 공정 Au-20wt.%Sn 합금의 특성

- 무플럭스 솔더링 (Fluxless soldering) 가능
- Hard 솔더 (Au-3.15Si: 363°C, Au-12Ge: 356°C)  
중 비교적 낮은 융점
- 낮은 탄성 계수
- 높은 열전도도
- Hermetic seal 생성

- 우수한 기계적·전기적 특성
- Ni, Pd, Pt와의 느린 반응 및 금속간화합물 생성

본 고에서는 최근 패키징 분야에서 주목받고 있는 옵토일렉트로닉 패키징을 위한 플립칩 (Flip-chip) 범핑 기술에 있어서 전해 도금방법을 이용한 Au-20Sn과 Au-90Sn 플립칩 솔더 범프의 제조기술과 제조된 플립칩 솔더 범프의 금속학적/기계적 신뢰성에 대한 연구 결과를 간략히 소개하고자 한다<sup>7-9)</sup>.

## 2. 플립칩 범프 형성 및 신뢰성 평가

두 가지 조성의 Au-Sn 플립칩 솔더 범프가 Fig. 8에 보여진 공정 순서도에 따라 형성되었다.

순차적인 Sn과 Au의 전해도금공정 후, 적외선 리플로우 장비(RF-430-N2)를 이용하여 60초 동안 리플로우 공정(Au-20Sn: 310°C, Au-90Sn: 280°C)이 수행되었다 (Fig. 9 참조). 리플로우 된 Au-Sn 플립칩 솔더 범프가 150°C에서 1000시간동안 등온시효처리되었으며, 접합부의 기계적 신뢰성을 평가하기 위하여, 100μm/s의 전단속도와 20μm의 전단 높이하에서 전단시험이 수행되었다. 각 솔더 접합부의 계면과 전단 시험 후 파면이 주사전자현미경으로 분석되었으며, 이를 바




Fig. 8 Au-Sn 플립칩 솔더 범핑 공정 순서도




Fig. 9 Au-Sn 솔더를 이용한 플립칩 범프

탕으로 Au-Sn 플립칩 솔더 접합부의 신뢰성이 평가되었다.

### 3. 결과 및 토의

#### 3.1 Au-20Sn 플립칩 솔더 범프<sup>9)</sup>

Fig. 10은 Ni UBM(Under Bump Metallization)과 리플로우 후의 Au-20Sn 플립칩 솔더 범프의 주사전자현미경 사진이다. 그림에서 보는 바와 같이 리플로우 공정 후 100μm직경의 플립칩 솔더 범프가 성공적으로 형성되었다.

리플로우 후 솔더 범프의 단면 관찰결과, Au-20Sn 솔더는 5상 ( $Au_5Sn$ )과 8상 ( $AuSn$ )으로 구성되었으며 (Fig. 11참조), Ni UBM과의 반응으로 계면에는 Au-Ni-Sn의 금속간화합물이 생성되었다. Ni UBM이 5상보다 8상 ( $AuSn$ )과 우선적으로 반응하였으며, 계면화합물의 조성은 (34-35)Au-(20-23)Ni-(42-43)Sn(at.%)로 확인되었다. 그 조성이 Fig. 12의 ①로 표시되었다. 이로 미루어 보아, ( $Au,Ni$ )Sn과 ( $Ni,Au$ )<sub>3</sub>Sn<sub>2</sub>화합물의 생성을 예상할 수 있으나, 이전 연구자들이




Fig. 10 주사전자현미경 사진 (a), (b) Ni UBM, (c), (d) 리플로우 후의 Au-20Sn 플립칩 솔더 범프




Fig. 11 Au-20Sn/Ni 계면의 주사전자현미경 사진 (시효온도: 150°C); (a) 리플로우 후, (b) 48시간후, (c) 100시간후, (d) 500시간후

약 300°C의 리플로우 온도에서 Au-20Sn/Ni 계면에서는 ( $Ni,Au$ )<sub>3</sub>Sn<sub>2</sub>화합물이 생성된다고 보고하였다<sup>11)</sup>. 150°C의 시효온도에서 시간이 증가함에 따라 계면화합물은 조금 성장하였고, 우선적으로 반응하는 8상이 계면화합물위에 위치하는 경향이 점차 증가하였다. 이로 인하여 Au-20Sn 솔더의 미세조직이 다소 조대해지는 경향이 관찰되었다.

#### 3.2 Au-90Sn 플립칩 솔더 범프<sup>8)</sup>

Fig. 13은 리플로우 후의 Au-90Sn 플립칩 솔더 범프의 주사전자현미경 사진이다. 그림에서 보는 바와 같이, 전해도금시 Au의 두께를 조절함에 따라 성공적으로 Au-90Sn 솔더 범프를 형성할 수 있었다. 리플로우 후 솔더 범프의 단면 관찰결과, Au-90Sn 솔더는 η상 ( $AuSn_4$ ) + β-Sn상으로 구성되었으며, Ni UBM과의




Fig. 12 상온에서의 Au-Ni-Sn 삼원계 등온선<sup>10)</sup>




Fig. 13 Au-90Sn/Ni 패키징 솔더 접합부의 모식도(a, b)와 리플로우 후의 주사전자현미경 사진(c, d)




Fig. 14 리플로우 후의 Au-90Sn/Ni 패키징 솔더 접합부의 주사전자현미경 사진

반응으로 계면에는  $(\text{Ni}, \text{Au})_3\text{Sn}_4$ 의 금속간화합물이 생성되었다 (Fig. 14과 12참조). 그 계면화합물의 조성은 28.8Ni-16.5Au-54.7Sn (at.%)로 확인되었다.

150°C의 시효온도에서 시효시간이 증가함에 따라 Au와 비교해 더욱 많은 Sn의 소모로 인해 솔더의 조성과 미세조직이 크게 변화하는 것이 관찰되었다. 실제로, 계면화합물 (28.8Ni-16.5Au-54.7Sn ( $(\text{Ni}, \text{Au})_3\text{Sn}_4$ ))을 생성하기 위해 소모된 Sn의 양이 Au의 약 3.3배에 달했다. 이러한 계면반응의 결과로,  $\eta$ 상 ( $\text{AuSn}_4$ ) +  $\beta$ -Sn상으로 구성되었던 리플로우 후의 솔더 범프의 미세구조가  $\eta$ 상 ( $\text{AuSn}_4$ ) +  $\varepsilon$ 상 ( $\text{AuSn}_2$ ) (Fig. 15(d))으로 점차 변화하였다. 이러한 상 변화를 Fig. 6의 상태도에 검은색 화살표( $\leftarrow$ )로 표시하였다.

이러한 150°C에서 등온시효동안에 Au-90Sn/Ni 패키징 솔더 접합부에서 발생한 순차적인 계면반응의 모




Fig. 15 Au-90Sn/Ni 계면의 주사전자현미경 사진 (시효온도: 150°C): (a) 48시간후, (b) 250시간후, (c) 500시간후, (d) 1000시간후




Fig. 16 150°C의 등온시효동안 Au-90Sn/Ni 패키징 솔더 접합부의 순차적인 계면반응의 모식도

식도를 Fig. 16에 나타내었다.

### 3.3 Au-Sn 패키징 범프의 기계적 신뢰성

제조된 두 종류의 Au-Sn 패키징 솔더 범프의 기계적 신뢰성을 조사하기 위해 솔더 범프 전단 시험이 수행되었다. Fig. 17에 패키징 솔더 범프 전단시험의 모식도를 보였다.

전단 시험 결과, 하드 솔더인 Au-20Sn 솔더 접합부가 소프트 솔더인 Au-90Sn 솔더 접합부에 비해 우수한 기계적 신뢰성을 나타내었다 (Fig. 18). 파면 분석 결과, Au-20Sn 솔더 접합부는 시효 시간에 관계없이




Fig. 17 플립칩 솔더 범프 전단시험의 모식도




Fig. 18 등온시효에 따른 Au-Sn/Ni 플립칩 솔더 접합부의 전단강도 변화

Ti/Cu metallization층과 Ni UBM층 사이에서 파괴가 발생하였으며, 이로 미루어 보아, Au-20Sn 솔더와 Ni UBM층 사이의 접합 강도가 Ti/Cu metallization층과 Ni UBM층 사이의 접합 강도보다 높다는 것을 확인할 수 있었다. 반면, Au-90Sn 솔더 접합부는 시효 시간에 관계없이 계면 화합물 층에서 파괴가 발생하였으며, 이로 미루어 보아, Au-90Sn 솔더와 Ni UBM층 사이의 접합이 기계적으로 우수하지 않음을 확인할 수 있었다.

#### 4. 결 론

본 고에서는 최근 패키징 분야에서 주목받고 있는 옵토일렉트로닉 패키징을 위한 플립칩 (Flip-chip) 범프

기술에 있어서 전해 도금방법을 이용한 Au-20Sn과 Au-90Sn 플립칩 솔더 범프의 제조기술과 제조된 플립칩 솔더 범프의 금속학적/기계적 신뢰성에 대한 연구 결과를 소개하였다. 순차적인 Sn과 Au의 전해도금공정과 리플로우 공정의 수행 후 약 100μm직경의 Au-20Sn과 Au-90Sn 플립칩 솔더 범프가 성공적으로 형성되었다. 150°C의 등온시효동안에 Au-20Sn/Ni 플립칩 솔더 접합부는 안정된 계면 형상을 유지하였으나, Au-90Sn/Ni 플립칩 솔더 접합부는 빠른 계면반응 및 많은 Sn의 소모로 인하여 솔더 미세조직이 크게 변화하였다. 전단시험 결과, 하드 솔더인 Au-20Sn 솔더 접합부가 소프트 솔더인 Au-90Sn 솔더 접합부에 비해 우수한 기계적 신뢰성을 나타내었다.

#### 후 기

본 논문은 산업자원부 차세대신기술개발사업 (과제번호: 10030049)으로 지원된 연구임.

#### 참 고 문 헌

1. J.W. Yoon, W.C. Moon and S.B. Jung: Core technology of electronic packaging, Journal of KWS, **23-2** (2005), 116-123 (in Korean)
2. J.W. Yoon, J.W. Kim, J.M. Koo, S.S. Ha, B.I. Noh, W.C. Moon, J.H. Moon and S.B. Jung: Flip-chip technology and reliability of electronic packaging, Journal of KWS, **25-2** (2007), 108-117 (in Korean)
3. M. Hutter, F. Hohnke, H. Oppermann, M. Klein and G. Engelmann : Assembly and reliability of flip chip solder joints using miniaturized Au/Sn bumps, 2004 Electronic Components and Technology Conference, (2004), 49-57
4. D.Q. Yu, H. Oppermann, J. Kleff and M. Hutter : Interfacial metallurgical reaction between small flip-chip Sn/Au bumps and thin Au/TiW metallization under multiple reflow, Scripta Materialia, **58** (2008), 606-609
5. Y. H. Wang, K. Nishida, M. Hutter, T. Kimura and T. Suga : Low-temperature process of fine-pitch Au-Sn bump bonding in ambient air, Japanese Journal of Applied Physics, **46** (2007), 1961-1967
6. J.W. Yoon: Ph.D degree thesis, Sungkyunkwan University, (2006)
7. J.W. Yoon, H.S. Chun and S.B. Jung : Reliability analysis of Au-Sn flip-chip solder bump fabricated by co-electroplating, Journal of Materials Research, **22(5)** (2007), 1219-1229
8. J.W. Yoon, H.S. Chun, Ja-Myeong Koo, Hoo-Jeong Lee and S.B. Jung : Microstructural evolution of Sn-rich Au-Sn/Ni flip-chip solder joints under high temperature storage testing conditions, Scripta Materialia, **56** (2007), 661-664

9. J.W. Yoon, H.S. Chun and S.B. Jung : Reliability evaluation of Au-20Sn flip-chip solder bump fabricated by sequential electroplating method with Sn and Au, Materials Science and Engineering A, **473** (2008), 119-125
10. S. Anhöck, H. Oppermann, C. Kallmayer, R. Aschenbrenner, L. Thomas and H. Reichl: Investigations of Au-Sn alloys on different end-metallizations for high temperature applications. In Proceeding of the 1998 IEEE/CPMT Berlin International Electronics Manufacturing Technology Symposium, IEEE, Piscataway, NJ, (1998), 156-165
11. S.S. Kim, J. H. Kim, S.W. Boo, T.G. Kim and H.M. Lee: Microstructural evolution of joint interface between eutectic 80Au-20Sn solder and UBM, Mater. Trans. **46** (2005), 2400-2405



- 윤정원(尹貞元)
- 1977년생
- 성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단
- 전자 패키징, 패키지 신뢰성
- e-mail : jwy4918@skku.edu



- 김종웅(金鍾雄)
- 1978년생
- 성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단
- 전자 패키징, RF 패키징
- e-mail : wyjd@skku.edu



- 구자명(具滋銘)
- 1978년생
- 성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단
- 전자 패키징, 초음파 접합
- e-mail : iam@mrkoo.com



- 노보인(盧寶仁)
- 1976년생
- 성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단
- 전자 패키징, 패키지 신뢰성
- e-mail : nohbi@skku.edu



- 정승부(鄭承富)
- 1959년생
- 성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단
- 전자 패키징, 패키지 신뢰성, 마찰교반접합
- e-mail : sbjung@skku.ac.kr