새로운 H.264/AVC CAVLC 고속 병렬 복호화 회로

A New H.264/AVC CAVLC Parallel Decoding Circuit

  • 여동훈 (한양대학교 메카트로닉스공학과) ;
  • 신현철 (한양대학교 전자전기제어계측학과)
  • Yeo, Dong-Hoon (Mechatronics Engineering, Hanyang University) ;
  • Shin, Hyun-Chul (Electronic Engineering and Computer Science, Hanyang University)
  • 발행 : 2008.11.25

초록

새로운 컨텍스트 기반 적응형 가변 길이 코드의 효율적인 병렬처리 기법을 개발하였다. 본 논문에서는 확장적인 병렬처리, 작은 면적, 저전력 설계를 위한 몇 가지 새로운 아이디어 제시한다. 첫 번째, 빠른 저전력 연산을 위해 메모리 방식 대신에 단순화된 논리 연산 방식으로 회로를 설계하였다. 두 번째, 효율적인 논리 연산을 위하여 코드 길이를 이용하여 코드들을 그룹지었다. 세 번째, M 비트까지의 입력은 고속 처리를 위하여 병렬 처리하였다 비교를 위해 M=8인 병렬 논리 연산 복호기와 대표적인 기존 방식의 복호기를 설계하여 비교하였다. 실험 결과, 제안한 기법은 고속 병렬처리가 가능하며 같은 복호 속도 (M=8일 때, 1.57codes/cycle) 에서는 기존 방식의 복호기보다 46% 작은 면적을 사용한다.

A new effective parallel decoding method has been developed for context-based adaptive variable length codes. In this paper, several new design ideas have been devised for scalable parallel processing, less area, and less power. First, simplified logical operations instead of memory look-ups are used for fast low power operations. Second the codes are grouped based on their lengths for efficient logical operation. Third, up to M bits of input are simultaneously analyzed. For comparison, we have designed the logical operation based parallel decoder for M=8 and a typical conventional method based decoder. High speed parallel decoding is possible with our method. For similar decoding rates (1.57codes/cycle for M=8), our new approach uses 46% less area than the typical conventional method.

키워드

참고문헌

  1. "Joint Final Committee Draft (JFCD) of Joint Video Specification (ITU-T Rec. H.264 | ISO/IEC 14496-10 AVC)," Joint Video Team (JVT) of ISO/IEC MPEG and ITU-T VCEG, 4th Meeting, Klagenfurt, Austria, 2002
  2. Y. Kim, Y. Yoo, J. Shin, B. Choi, and J. Paik, "Memory-Efficient H.264/AVC CAVLC for Fast Decoding," IEEE Transactions on Consumer Electronics, Vol. 52, No. 3, 2006
  3. Y. Moon, G. Kim, and J. Kim, "An Efficient Decoding of CAVLC in H.264/AVC VideoCoding Standard," IEEE Transactions on Consumer Electronics, Vol. 51, No. 3, 2005
  4. H. Chang, C. Lin, and J. Guo, "A Novel Low-Cost High-Performance VLSI Architecture for MPEG-4 AVC/H.264 CAVLC Decoding," IEEE International Symposium on Circuits and Systems, Vol. 6, pp.6110-6113, 2005
  5. E. Iain, "H.264 and MPEG-4 Video Copression," Wiley, 2003
  6. J. Nikara, S. Vassiliadis, J. Takala, P. Liuha, "Multiple-Symbol Parallel Decoding for Variable Length Codes," IEEE Trans. on Very Large Scale Integration Systems, Vol. 12, Issue 7, pp.676 - 685, 2004 https://doi.org/10.1109/TVLSI.2004.825840