

논문 21-12-7

## SiOCH 박막의 열처리에 따른 전기적인 특성

### Electrical Properties of SiOCH Thin Films by Annealing

김민석<sup>1,a</sup>, 황창수<sup>2</sup>, 김홍배<sup>3</sup>

(Min-Seok Kim<sup>1,a</sup>, Chang-Su Hwang<sup>2</sup>, and Hong-Bae Kim<sup>3</sup>)

#### Abstract

The SiOCH films that low dielectric interlayer dielectric materials were deposited on p-type Si(100) substrates through the dissociation of BTMSM precursors with oxygen gas by using PECVD method. BTMSM precursor was introduced with the flow rates from 42 sccm to 60 sccm by 2 sccm step in the constant flow rate of 60 sccm O<sub>2</sub>. SiOCH thin films were annealed at 450 °C for 30 minutes. The electrical property of SiOCH thin films was studied by MIS, Al/SiOCH/p-Si(100), structure. Annealed samples showed even greater reductions of the maximum capacitance and the dielectric constant of the SiOCH samples, owing to reductions of surface charge density. we confirmed this result with derivative of C-V characteristic, leakage current density. The maximum capacitance and leakage current density were respectively decreased about 4 pF, 60 % after annealing. The average of low-k value is approximately 2.07 after annealing.

**Key Words** : SiOCH, C-V characteristic, Flat-band voltage, Leakage current

#### 1. 서론

반도체 소자가 초대규모집적회로 (ULSI)로 발전하면서 chip 크기도 계속해서 축소하는 추세이다. 그에 따라 트랜지스터들 사이에 기본소자의 크기가 지속적으로 감소하고, 복잡한 다층배선구조로 밀집하면서 기생결합효과 (parasitic coupling effect) 문제가 발생하였다. 이러한 효과는 RC시간지연 (RC delay time)의 증가와 신호간섭 (cross talk noise)을 발생시키고 전력손실 (power dissipation) 증가와 같은 문제를 발생시켜 고속화에 장애요인이 되고 있다[1].

현재에 사용되고 있는 Al/SiO<sub>2</sub> 층간 절연막은 집적회로의 배선 간격이 650 nm에서 100 nm로 감

소함에 따라 RC시간지연이 2 ps에서 38 ps로 빠르게 증가하여 고속화에 대한 장애요인으로 대두되고 있다[2]. 따라서 이러한 소자의 성능을 개선하기 위해 현재 사용되고 있는 Al 배선을 전기저항이 낮은 Cu 배선으로 교체하는 것과, 배선 사이의 정전용량을 줄이기 위해 저유전상수를 갖는 새로운 층간 절연막 (Interlayer Dielectric)으로 대체하는 것이 필수적으로 요구되고 있다[3].

특히 여러 가지 저유전물질 중에서도 SiO<sub>2</sub> 박막의 특성을 그대로 가지고 있으면서 저유전상수를 갖는 SiOCH (Siliconoxycarbides) 박막에 대한 연구가 활발하게 이루어지고 있다[4]. SiOCH는 다량의 탄소가 포함되어 있는 하이브리드 (hybrid - type) 특성의 저유전상수를 갖는 물질로써 Si-CH<sub>3</sub> 형태의 낮은 이온 분극성 (ionic polarizability)과 기공 형성으로 인한 박막 밀도의 감소로 유전상수를 감소시키는 것으로 보고되어 있다[2,4].

연구에서는 C-V 특성을 통하여 SiOCH 박막의 표면전하밀도를 분석하였으며, I-V 특성을 통하여 절연특성을 규명하였고, 열처리에 따른 특성의 변화를 조사하였다.

1. 청주대학교 전자공학과

(충북 청주시 상당구 내덕동 36)

2. 공군사관학교 물리학과

3. 청주대학교 전자정보공학부

a. Corresponding Author : gemin7@naver.com

접수일자 : 2008. 10. 24

1차 심사 : 2008. 11. 17

심사완료 : 2008. 11. 21

## 2. 실험

본 연구에서는 p-type (100) Si 기판에 CCP 방식의 PECVD 방법을 이용하여 SiOCH 박막을 증착하였다. 사용한 PECVD 시스템은 P-5000 이며, 초기 진공도를  $1 \times 10^{-6}$  Torr까지 배기하였다. 증착에 사용된 전구체는 실리콘과 탄소 원자를 함께 포함하고 있는 BTMSM (Bis(trimethylsilyl)methane,  $((\text{CH}_3)_3\text{Si})_2\text{CH}_2$ )을 사용하였다. 상온에서 액체 형태로 존재하는 BTMSM을 버블러에 담아 아르곤 (Ar) 가스를 이송가스로 사용하여 전구체를 반응 챔버로 이동시켰으며, 또한 SiOCH 증착시 반응가스로 산소 ( $\text{O}_2$ ) 가스를 BTMSM 전구체와 혼합하여 사용하였다. 박막 증착은 실온으로 하였으며 기판온도를  $100^\circ\text{C}$ 로 맞추어 실시하였다. 작업 진공도는 3.0 Torr를 유지하였고, 증착에 필요한 에너지원으로 13.56 MHz의 RF를 450 W로 인가하였으며, 샤워 헤드 (shower head)와 기판과의 거리는 반복된 실험을 통하여 500 mils (약 12.7 mm)로 최적화하였다. 증착 변수로 이용한 BTMSM 전구체의 유량비는 고유량에 대한 박막의 특성을 알아보기 위하여 42 sccm ~ 60 sccm 까지 2 sccm 씩 변화시켰으며, 반응 가스로 사용한  $\text{O}_2$ 의 유량은 60 sccm 으로 일정하게 유지하였다. 실온에서 BTMSM 전구체 유량비에 따라 증착된 SiOCH 박막의 후 열처리에 따른 전기적인 특성 영향을 조사하기 위해서 열처리를 실시하였다. 열처리 온도는  $200 \sim 500^\circ\text{C}$  실험해 본 결과  $400 \sim 500^\circ\text{C}$  사이에서 가장 안정적인 박막의 성질을 갖는 것으로 판단됨에 따라  $450^\circ\text{C}$ 로 30분 동안 진공 상태에서 열처리를 실시하였다.

SiOCH 박막의 유전상수를 측정하기 위하여  $400 \mu\text{m}$  금속 dot 마스크를 이용하여 알루미늄 (Al) 전극을 구현한 MIS (Al/SiOCH/p-si(100)) 구조의 커패시터를 제작하여 정전용량-전압 (C-V) 특성을 측정하였다. C-V 측정은 HP4284A 1 Mhz LCR meter를 이용하여 측정하였다. 또한 측정상태의 정전용량 값과 두께 그리고 면적을 이용하여 SiOCH 박막의 유전상수 값을 계산하였다.

## 3. 결과 및 고찰

SiOCH 박막의 유전상수는 전자분극, 이온분극, 쌍극자 모멘트분극과 공간전하 분극에 의한 편극으로 결정된다. 그러나 SiOCH 박막의 경우 비정질 구조로서 쌍극자 모멘트분극과 공간전하 분극에 의한 기여도는 0에 가까운 값으로 거의 무시할 수 있다[5].




그림 1. BTMSM 유량에 대한 C-V 특성 곡선 (1 MHz) (a) 44 sccm (b) 50 sccm (c) 56 sccm.

Fig. 1. Capacitance with BTMSM flow rates Vs applied voltage at 1 MHz (a) 44 sccm (b) 50 sccm (c) 56 sccm.

결국 SiOCH 박막의 유전상수에 영향을 주는 것은 전자분극 및 이온분극에 의한 편극이다. 전자분극의 변화는 굴절률의 변화와 밀접한 관련이 있으며, 이온분극의 변화는 MIS구조 커패시터의 최대

정전용량 값의 변화와 밀접하게 관련되어 있다. BTMSM 전구체에 의해 형성된 SiOCH 박막의 경우 유전상수 기여 인자는 전자분극 보다 이온분극에 의한 영향을 더 크게 받는다[6]. 따라서 SiOCH 박막의 이온분극에 의한 표면 전하를 분석하기 위하여 Al 전극을 구현한 MIS (Al/SiOCGH/p-si(100)) 구조의 커패시터를 제작하였다. 그리고 -40 V ~ 10 V 사이의 전압을 인가하여 C-V 특성을 얻었다. 음 (negative)의 전압이 인가된 Al 전극에 p형 Si 반도체의 다수캐리어인 정공 (hole)이 절연막과 Si 사이의 계면으로 완전히 이동하는 포화상태에서 전체 정전용량으로 식 (1)과 같은 근사적인 정전용량 ( $C_i$ )값으로 유전상수를 구하였다. 여기서, C는 정전용량,  $\epsilon_0$ 는 진공에서의 유전상수,  $\epsilon_r$ 은 상대유전상수, A는 전극의 면적, d는 유전박막의 두께이다.

$$C_{(Total)} = \frac{C_i \cdot C_s}{C_i + C_s} \approx C_i = \frac{\epsilon_r \epsilon_0 A}{d} \quad (1)$$

그림 1에 각각 (a) 44, (b) 50, (c) 56 sccm의 BTMSM 유량에 대해 실온 증착된 SiOCH 박막의 C-V 특성과 450 °C에서 30분 동안 열처리된 시료의 C-V 특성을 비교하였다. 열처리 후 44 sccm 시료는 커패시턴스 최대값이 약 4 pF 정도 감소하였고, 50 sccm 시료는 약 2 pF, 그리고 56 sccm 시료는 약 3 pF 감소하였다. 이것은 열처리 후 p-Si 반도체 표면에 축적되는 양의 전하들이 전체적으로 감소한 것으로 SiOCH 박막 저유전특성과 밀접한 관련이 있다. 또한 커패시턴스 최대값 ( $C_{max}$ )에서 최소값 ( $C_{min}$ )으로 변하는 C-V 특성 곡선 기울기의 늘어짐은 절연막 및 Si 반도체 계면에 전하의 존재를 나타내며 평탄대 전압 (Flat - band Voltage,  $V_{FB}$ )에 영향을 주는 것으로 조사되었다.

그림 1에 나타난 MIS 구조의 C-V 특성 곡선을 미분한 결과를 그림 2에 나타내었다. 미분하여 얻어진 피크의 위치를  $V_{FB}$ 로 정의한다. 실온 증착된 시료를 열처리 하였을 때 44 sccm 시료의  $V_{FB}$ 가 -19.5 V에서 -29.5 V로 이동하였으며, 피크의 면적이 49 % 감소하였다. 50 sccm 시료의  $V_{FB}$ 는 -13.5 V에서 -28.0 V로 이동하였으며, 피크의 면적은 40.5 % 감소하였다. 56 sccm 시료의  $V_{FB}$ 는 -18.5 V에서 -22.5 V로 이동하였으며 피크의 면적은 50 % 감소하였다.




그림 2. BTMSM 유량에 대한 SiOCH 박막의 미분된 C-V 특성 (1 MHz) (a) 44 sccm (b) 50 sccm (c) 56 sccm.

Fig. 2. Derivated Capacitance with BTMSM flow rates Vs applied voltage at 1 MHz (a) 44 sccm (b) 50 sccm (c) 56 sccm.

열처리 후 피크의 위치가 더 큰 음의 방향으로 이동하는 것은 절연체와 p-Si 계면에 양전하의  $CH_x^+$ ,  $H^+$ 와 같이 쉽게 이동할 수 있는 이온성 불순물이 감소하였기 때문이다. 이러한 계면 전하의

감소는 SiOCH 박막의 유전상수를 감소시킬 수 있으나, 계면 전하와 유전상수 사이에 비례관계는 갖지 않는 것으로 조사되었다. 대칭성을 갖는 피크는 계면에 단일 전하가 존재하는 것으로, 만약 자유전자가 존재하는 경우 인가된 전압에 의해 완전한 대칭성을 보이며 더 낮은 유전특성을 형성한다. 반면 비대칭성 피크는  $CH_x^+$ ,  $H^+$ 와 같은 두 개 이상의 복합 전하가 존재하는 것이며, 피크의 모양은 인가된 전압에 대응하는 전하의 종류와 그 양에 따라 결정된다. 이러한 복합 전하의 구조는 Gaussian peak Fitting으로 분해하여 나타내었다.

유량에 상관없이 열처리 후 피크 면적이 전체적으로 감소한 것으로 나타났는데, 이것은 표면전하 밀도가 현저하게 감소한 것에 기인한다. 이러한 표면전하밀도의 감소는 SiOCH 박막의 유전상수를 낮추는 주된 원인이 된다.

그림 3에 각각의 유량에 대해 미분된 C-V 특성에서 얻어진  $V_{FB}$ 의 변화를 나타내었다. 실온증착 시료의 평균  $V_{FB}$ 는 -15.4 V, 표준편차는  $\pm 3.3$ 이며 전구체 유량의 증가에 따라 음의 전압으로 조금씩 이동하는 경향성을 보인다. 열처리 후 평균  $V_{FB}$ 는 -24.4 V, 표준편차는  $\pm 3.3$ 으로 더 큰 음의 방향으로 이동하였으며 전구체 유량의 증가에 따라 양의 전압으로 조금씩 이동하는 경향을 보인다. 특히 열처리 후 전체적인  $V_{FB}$ 가 더 큰 음의 방향으로 이동하는 것은 절연체와 p-Si 반도체 계면에 양전하의  $CH_x^+$ ,  $H^+$ 와 같이 쉽게 이동할 수 있는 이온성 불순물이 감소했기 때문이다. 그러나 이러한 계면 전하의 존재는 SiOCH 박막의 유전상수와 비례관




그림 3. 다양한 BTMSM 유량변화에 대한 평탄대 전압의 이동.

Fig. 3. Shift of Flat-band voltage with various BTMSM flow rates as-deposition and annealed.

계는 갖지 않는 것으로 조사되었다.

그림 2에 나타난 피크의 최대 높이를 최대 피크 폭으로 나눈 비율을 그림 4에 Q (Quality factor)로 나타내었다. Q 값은 SiOCH 박막내의 유동성 이온들의 집단운동 특성을 나타내는 지수로 Q 값이 클수록 그림 3의 피크는 높이가 높고 상대적으로 폭은 좁은 특성을 보인다. 완전히 상이한 값을 갖는 60 sccm 시료를 제외하고, 실온 증착한 시료의 평균 Q 값은 0.44 pF/V, 표준편차는  $\pm 0.19$ 이며, 열처리 후 각각 0.17 pF/V,  $\pm 0.15$ 로 감소하였다. 열처리 후의 시료가 더 낮은 Q 값을 갖는 것은 열처리 후 반도체 표면전하밀도의 감소에 따라 더 낮은 유전특성을 형성하는 것을 의미한다.




그림 4. BTMSM 유량변화에 대한 미분된 C-V 피크의 민감성.

Fig. 4. Quality factor of derivated C-V peak with various BTMSM flow rates.




그림 5. BTMSM 유량과 미분된 C-V 피크 면적의 상관관계.

Fig. 5. Correlation between BTMSM flow rates and derivated C-V peak area.

전구체 유량과 미분된 C-V 피크 면적의 상관관계를 그림 5에 나타내었다. 피크 면적의 변화는 p-Si 반도체 표면전하밀도의 변화를 의미한다. 실온증착 시료의 상관계수 R은 -0.13555 이고, 열처리 후 -0.53246 으로, 열처리 후 전구체 유량과 표면전하밀도가 더 큰 반비례 관계를 갖는 것으로 나타났다. 이것은 전구체 유량 증가 및 열처리에 따라 표면전하밀도가 감소하며 SiOCH 박막의 유전상수를 낮추는 주된 요인으로 분석되었다.




그림 6. BTMSM 유량에 대한 누설전류밀도 (a) 44 sccm (b) 50 sccm (c) 56 sccm.  
 Fig. 6. Leakage Current Density with various BTMSM flow rates of SiOCH film (a) 44 sccm (b) 50 sccm (c) 56 sccm.

그림 6에 각각 (a) 44, (b) 50, (c) 56 sccm 전구체 유량에 대한 전류밀도-전계 (J-E) 특성을 나타내었다. HP4156A 반도체 파라미터 분석기를 이용하여 0 V ~ 20 V 사이의 전압을 인가하여 누설전류를 측정하였으며 형성된 SiOCH 박막의 두께는 약 1500 ~ 2000 Å 이다. 열처리 후 44, 50 및 56 sccm 시료의 누설전류밀도가 각각 82.4 %, 46 % 그리고 82.8 % 감소한 것으로 나타났다. 이러한 결과는 열처리 후 p-Si 반도체 표면전하밀도의 감소와 밀접한 관련이 있으며, 열처리에 의하여 낮은 유전특성이 형성된 것으로 분석된다. 특히 44, 50, 및 56 sccm 시료는 2.0 부근의 낮은 유전상수를 가지면서도 상대적으로 낮고 안정된 누설전류특성을 보였다. 그러나 누설전류밀도와 SiOCH 박막의 유전특성 사이에 비례관계는 갖지 않는 것으로 조사되었다.




그림 7. BTMSM 유량변화에 대한 유전상수의 변화.  
 Fig. 7. Dielectric constant of SiOCH film with various BTMSM flow rates.

그림 7은 BTMSM 전구체 유량 변화에 대한 유전상수의 변화를 나타내었다. 실온 증착된 SiOCH 박막의 평균 유전상수는 2.27, 표준편차는  $\pm 0.13$  이었으나 열처리 후 각각 2.07,  $\pm 0.18$  로 감소하였다. 이것은 열처리에 의해 감소된 표면전하밀도가 전체 유효 이온분극성을 감소시켜 낮은 유전상수 형성에 결정적인 영향을 주기 때문이다[7]. 또한 46, 58 sccm 을 제외한 실온 증착된 시료는 전구체 유량이 증가함에 따라 유전상수가 상승하는 경향성을 보이며, 열처리 후에 42, 58, 60 sccm 을 제외한 나머지 시료는 전체적으로 2.0 부근의 낮은 유전상수를 갖는 것으로 나타났다. 그러나 전구체의 유량과 SiOCH 박막의 유전특성 사이에 비례관계는 갖지 않는 것으로 조사되었다.

#### 4. 결 론

PECVD 방식으로 BTMSM의 유량을 42 ~ 60 sccm으로 변화시켜가며 SiOCH 박막을 형성하였다. C-V 특성을 통하여 SiOCH 박막의 표면전하 밀도를 분석하고 유전상수를 구하였다. 또한 누설 전류를 측정하여 절연특성을 분석하였다. 실온 증착된 SiOCH 박막의 유전상수는 2.27, 표준편차  $\pm 0.13$ 이며, 열처리 후 유전상수는 2.07, 표준편차  $\pm 0.18$ 로 감소하였다. 또한 누설전류밀도 역시 열처리에 의해서 60 % 이상 현저하게 감소하였다. 이러한 결과는 열처리에 의해 감소된 표면전하밀도가 SiOCH 박막의 전체 유효 이온 분극성을 감소시켜 유전상수를 낮추는 것으로 분석되었다.

#### 참고 문헌

[1] W. Y. Chen, S. K. Gupta, and M. A. Breuer, "Analytical models for crosstalk excitation and propagation in VLSI circuits", IEEE, Vol. 21, No. 10, p. 1117, 2002.  
[2] M. R. Baklanov and K. Maex, "Porous low dielectric constant materials for microelectr-

onics", Phil. Trans. R. Soc., Vol. 364, p. 201, 2006.  
[3] K. Maex, M. R. Baklanov, D. Shamiryan, F. Iacopi, S. H. Brongersma, and Z. S. Yanovitskaya, "Low dielectric constant materials for microelectronics", J. Appl. Phys., Vol. 93, No. 11, p. 8793, 2003.  
[4] Y. H. Kim, "Deposition and characterization of low-dielectric-constant SiOC thin films for interlayer dielectrics of multilevel interconnection", Ph. D. Dissertation, Seoul National University, 2002.  
[5] S. M. Han and E. S. Aydil, "Reasons for lower dielectric constant of fluorinated SiO<sub>2</sub> films", J. Appl. Phys., Vol. 83, No. 4, p. 2172, 1998.  
[6] M. S. Kim, C. S. Hwang, and H. B. Kim, "Dielectric characteristic through 2D-correlation analysis of SiOCH thin film deposited by BTMSM/O<sub>2</sub> high flow rates", J. of KIEEME (in Korean), Vol. 21, No. 6, p. 544, 2008.  
[7] A. Grill and V. Patel, "Ultra low-k dielectrics prepared by plasma-enhanced chemical vapor deposition", Applied Physics letters, Vol. 79, No. 6, p. 803, 2001.