Abstract
As the usage of computer systems is increasing in our lives, the reliability and safely of these systems need to be thoroughly checked through the verification techniques. As a basic formalism for several modeling methods, the finite state machine (FSM) is widely used in specification and verification of system models. And there is a technique for ing internal events of FSM in order to effectively analyze the system. However, this technique does not handle the state explosion problem since it can be applied after completely generating all the state space of the system. In this research, we provide a new approach for efficiently representing concurrent properties of FSM, the slice model and provide an efficient transition reduction method based on the slice model. Our approach is effective in time and space perspective since it is peformed by partially generating the needed system states while the existing abstraction technique can be applied to all the system states.
실생활과 밀접한 환경에서 컴퓨터 시스템의 사용이 늘어남에 따라 이러한 시스템들의 신뢰성, 안전성 등을 철저히 확인할 수 있는 검증 기술의 필요성이 한층 증가되고 있다. 유한상태머신은 이러한 시스템 모델링 및 분석에 활용되는 다양한 정형적 기법의 기본 모델로 널리 이용되고 있으며 효율적인 분석을 위해 내부 이벤트에 대한 추상화 기법이 제공된다. 하지만 기존의 추상화 방법은 유한상태머신 모델을 생성한 후에 적용될 수 있으므로 상태폭발에 효과적으로 대처하지 못하는 문제점이 있다. 이 연구에서는 유한상태머신 정보를 효과적으로 표현할 수 있는 새로운 표기법으로, 병행적 특성을 나타낼 수 있는 slice 모델 개념을 제시하고 이를 근간으로 내부 트랜지션을 축약하는 추상화 알고리즘을 제시한다. 기존의 유한상태머신 기반의 추상화 방법은 모든 상태를 나열하여야만 분석할 수 있는데 반해, 제안된 추상화 방법은 필요한 분석 공간만을 부분적으로 생성함으로 시간 및 공간적인 관점에서 효율적이다.