한국정보통신학회논문지 (Journal of the Korea Institute of Information and Communication Engineering)

  • 제12권12호
  • /
  • Pages.2201-2206
  • /
  • 2008
  • /
  • 2234-4772(pISSN)
  • /
  • 2288-4165(eISSN)
한국정보통신학회 (The Korea Institute of Information and Commucation Engineering)
권호 표지
DOI QR코드

DOI QR Code

유한체상에서의 선형디지털스위칭함수 구성

A Construction of the Linear Digital Switching Function over Finite Fields

  • 박춘명 (충주대학교 전기.전자 및 정보공학부 컴퓨터공학과)
  • 발행 : 2008.12.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 유한체의 수학적 성질과 그래프이론을 바탕으로 GF(P)상의 선형디지털스위칭함수구성을 효과적으로 구성하는 한가지 방법을 제안하였다. 제안한 방법은 주어진 임의의 디지털스위칭함수의 입출력 사이의 연관관계특성으로 부터 DCG를 도출한 후에 노드의 개수를 인수분해한다. 이때 행렬방정식을 해당 차수보다 낮은 기약다항식으로 인수분해하여 그 결과를 부분회로실현한 다음 선형결합함으로써 최종 선형디지털스위칭함수를 구성하였다. 그 결과 기존의 방법에 비해 선형디지털스위칭함수구성을 상당히 간단화 할 수 있었으며 회로구성은 유한체 GF(P)내에서 정의된 가산기와 계수곱셈기를 사용하여 용이하게 실현 할 수 있다.

This paper presents a method of constructing the Linear Digital Switching Function(LDSF) over finite fields. The proposed method is as following. First of all, we extract the input/output relationship of linear characteristics for the given digital switching functions, Next, we convert the input/output relationship to Directed Cyclic Graph(DCG) using basic gates adder and coefficient multiplier that are defined by mathematical properties in finite fields. Also, we propose the new factorization method for matrix characteristics equation that represent the relationship of the input/output characteristics. The proposed method have properties of generalization and regularity. Also, the proposed method is possible to any prime number multiplication expression.

키워드

참고문헌

  1. S.Mitra, N.R.Saxena, and E.J.McCluskey,"Efficient Design diversity Estimation for Combinational Circuits," IEEE Trans. on Computers, pp.1483-1492, Vol.53, No.11, Nov. 2004 https://doi.org/10.1109/TC.2004.95
  2. Lathi, Linear Systems and Signals, 2/E, Oxford, 2004
  3. Kleitz, Digital Electronics: A Practical Approach, 8/E, Prentice-Hall, 2005
  4. R.E.Bryant,"Graph-Based Algorithms for Boolean Function manipulations," IEEE Trans. Comput., vol.C-35, no.8, pp.677-691, Aug. 1986 https://doi.org/10.1109/TC.1986.1676819
  5. Yung-Te Lai and Sarma Sastry, "Edge-Valued Binary Decision Diagrams for Multi-Level Hierarchical Verification" 29th ACM/IEEE Design Automation Conference, pp.608-613, 1992
  6. Chun-Myoung, Park etc,"A Study on the Circuit Minimization Technique using Edge-Valued Decision Diagram," ITC-CSCC'97, vol.2 pp.943-946, Naha, Okinawa, Japan, 14-16 July, 1997
  7. M.Nakajima and M.Kameyama,"Design of Highly Parallel Linear Digital System for ULSI Processors", IEICE Trans, Vol.E76-C, No.7, pp.1119-1125, July, 1993
  8. R.Gould, Graph Theory, The Bejamin/Cummings Publishing Company, Inc., 1988
  9. D.B.West, Introduction to Graph Theory, Prentice-hall, 1996