DOI QR코드

DOI QR Code

하이브리드 플래시 메모리를 위한 적응적 가비지 컬렉션 기법

Adaptive Garbage Collection Technique for Hybrid Flash Memory

  • 임수준 (성균관대학교 전기전자컴퓨터공학과) ;
  • 신동군 (성균관대학교 정보통신공학부)
  • 발행 : 2008.12.31

초록

본 논문에서는 SLC와 MLC를 모두 가진 하이브리드 플래시 메모리를 효율적으로 사용하기 위한 적응적 가비지 컬렉션 기법을 제안한다. 하이브리드 플래시 메모리는 속도가 빠른 SLC 영역과 용량대비가격이 저렴한 MLC 영역으로 이루어져 있기 때문에 SLC 영역을 로그 버퍼로, MLC 영역을 데이터 블록으로 사용하는 것이 효율적이다. 제안하는 가비지 컬렉션 기법은 MLC 영역의 쓰기 속도가 매우 느리다는 점을 고려하여 SLC 로그버퍼에 기록된 데이터 중에서 더 이상 갱신되지 않으며 MLC 영역으로의 이동 비용이 적은 데이터를 MLC 영역의 데이터 블록으로 이동시키고, 자주 갱신될 데이터는 SLC 내부에서 이동시킴으로써 SLC 영역의 빈 공간을 확보한다. 또한 적응적 기법을 사용하여 입출력의 패턴을 관찰하여 가비지 컬렉션의 기준 값을 변화시킨다. 실험 결과, 본 논문에서 제안한 기법은 기존에 소개된 플래시 메모리 관리 기법에 비하여 하이브리드 플래시 메모리의 특징을 효율적으로 사용하여 성능을 향상시켰으며 워크로드에 따라서 최적에 가까운 가비지 컬렉션 기준 값을 찾아내는 것을 확인할 수 있었다.

We propose an adaptive garbage collection technique for hybrid flash memory which has both SLC and MLC. Since SLC area is fast and MLC area has low cost, the proposed scheme utilizes the SLC area as log buffer and the MLC area as data block. Considering the high write cost of MLC flash, the garbage collection for the SLC log buffer moves a page into the MLC data block only when the page is cold or the page migration invokes a small cost. The other pages are moved within the SLC log buffer. Also it adjusts the parameter values which determine the operation of garbage collection adaptively considering I/O pattern. From the experiments, we can know that the proposed scheme provides better performance compared with the previous flash management schemes for the hybrid flash and finds the parameter values of garbage collection close to the optimal values.

키워드

참고문헌

  1. J. Kim, J. M. Kim, S. H. Noh, S. L. Min, and Y. Cho. “A space-efficient flash translation layer for compact flash systems,” IEEE Transactions on Consumer Electronics, Vol.48, No.2, pp.366-375, 2002 https://doi.org/10.1109/TCE.2002.1010143
  2. T. Choe et al. “A dual-mode NAND flash memory: 1-Gb multilevel and high-performance 512-Mb single-level modes,” IEEE Journal of Solid-State Circuits, Vol.46, Issue 11, 2001
  3. L. Chang. “Hybrid solid-state disks: Combining heterogeneous NAND flash in large SSDs,” Proc. of Asia and South Pacific Design Automation Conference (ASPDAC), pp.428-433, 2008 https://doi.org/10.1109/ASPDAC.2008.4483988
  4. Samsung Electorinics, 4Gb Flex-OneNAND M-die, http://www.samsung.com/global/business/semiconductor/products/fusionmemory/Product_FlexOneNAND.html
  5. Toshiba America Electronic Components, Inc., mobileLBA-NAND, http://www.toshiba.com/taec
  6. S. W. Lee, D. J. Park, T. S. Chung, W. K. Choi, D. H. Lee, S. W. Park, and H. J. Song. “A log buffer based flash translation layer using fully associative sector translation,” ACM Transactions on Embedded Computing Systems, Vol.6, No.3, 2007 https://doi.org/10.1145/1275986.1275990
  7. S. Lee, D. Shin, and J. Kim. “LAST: locality-aware sector translation for NAND flash memory-based storage systems,” Proc. of SPEED'08, Salt Lake City, Utah Feb., 2008
  8. J. U. Kang, H. Jo, J. S. Kim, and J. Lee. “A superblock-based flash translation layer for NAND flash memory,” in Proc. International Conference on Embedded Software, pp.161-170, 2006 https://doi.org/10.1145/1176887.1176911
  9. S. Y. Park, W. Cheon, Y. Lee, M. S. Jung, W. Cho and H. Yoon. “A Re-configurable FTL (Flash Translation Layer) Architecture for NAND Flash based Applications,” in Proc. of International Workshop on Rapid System Prototyping, pp.202-208, 2007 https://doi.org/10.1109/RSP.2007.8
  10. J. Lee, S. Kim, H. Kwon, C. Hyun, S. Ahn, J. Choi, D. Lee, and S. H. Noh, “Block Recycling Schemes and Their Cost-based Optimization in NAND Flash Memory Based Storage System,” Proc. of EMSOFT'07 Salzburg, Austria, Sep., 2007 https://doi.org/10.1145/1289927.1289956
  11. S. H. Park, J. W. Park, J. M. Jeong, J. H. Kim, and S. D. Kim. “A mixed flash translation layer structure for SLC-MLC combined flash memory system,” Proc. of SPEED'08 Salt Lake City, Utah, Feb., 2008