

논문 2007-44SD-2-2

SPICE 기반의 발광 다이오드 3차원 회로 모델

(A SPICE-based 3-dimensional circuit model for Light-Emitting Diode)

엄 해 용*, 유 순 재**, 서 종 육***

(Hae-yong Eom, Soonjae Yu, and Jong-Wook Seo)

요 약

고화도 LED(Light-Emitting Diode)를 구현하기 위한 칩 설계의 최적화에 이용할 수 있는 SPICE 기반의 LED 3차원 회로 모델을 개발하였다. 본 모델은 LED를 일정한 면적의 피셀로 구획하고, 각각의 피셀은 n -전극, n -형 반도체, p -형 반도체, 및 p -전극 등의 일반적인 LED 레이어 구조를 반영하는 회로망으로 나타낸다. 개별의 박막 층과 접촉 저항은 저항 네트워크로, pn -접합부는 일반적인 pn -접합 다이오드로 각각 모델링 한다. 별도의 테스트 패턴을 이용하여 독립적으로 추출한 파라미터를 이용한 시뮬레이션 결과는 실험 결과와 정확하게 일치함을 확인하였다.

Abstract

A SPICE-based 3-dimensional circuit model of LED(Light-Emitting Diode) was developed for the design optimization and analysis of high-brightness LEDs. An LED is represented as an array of pixel LEDs with small preassigned areas, and each of the pixel LEDs is composed of circuit networks representing the thin-film layers(n -metal, n - and p -type semiconductor layers, and p -metal), ohmic contacts, and pn -junctions. Each of the thin-film layers and contact resistances is modeled by a resistance network, and the pn -junction is modeled by a conventional pn -junction diode. It has been found that the simulation results using the model and the corresponding parameters precisely fit the measured LED characteristics.

Keywords : LED, SPICE, 3-dimensional, circuit model.

I. 서 론

기존의 광원에 비해 에너지 절감 효과가 뛰어나고 수명이 반영구적인 LED(Light Emitting Diode)가 전통적 광원을 대체할 새로운 대안으로 자리매김 하고 있다^[1]. 청색 LED를 이용하여 백색 발광 LED가 구현되고^[2], 나아가 발광 효율이 증가하고 생산 비용이 낮아짐에 따라 LED를 일반 조명 분야에서 활용하기 위한 여건이 성숙

하고 있는 상황이다^{[3][4]}. 형광 램프를 능가하는 발광효율과 일반 산업용 부품에 통상적으로 적용되는 수준의 정전기(ESD; Electrostatic Discharge) 내압 특성 확보는 조명 분야에서의 LED 응용 확대를 위해서 필수적이다^[5]. 대화면 LCD BLU나 조명용으로 이용되는 LED의 경우 높은 광출력이 요구되어 고전류 구동이 불가피하며, LED 칩 내에서의 전류 분포가 특정 지점으로 집중되는 전류밀집(current crowding) 현상이 발생하는 경우 발광 효율과 신뢰성에 치명적인 악영향을 미칠 수 있다^{[6][7]}. 절연성의 사파이어(Al_2O_3) 기판 위에 반도체 박막을 성장시킨 웨이퍼로 제작하는 청색 LED의 경우 n -전극과 p -전극이 거의 동일한 평면 위에 수평으로 배치되므로 균일한 전류 분포를 얻기가 더욱 어렵다. 따라서 높은 신뢰성을 갖는 고출력 LED를 얻기 위해서는 소자 내에서의 전류 및 전기장 분포 등을 정확하게

* 학생회원, ** 정회원, 홍익대학교 전자정보통신공학과
(Dept. of Electronic, Information and Communication Engineering, Hongik University)

** 정회원, 선문대학교 전자정보통신공학부
(Division of Electronic Engineering, Sunmoon University)

※ 이 논문은 전략산업 혁신클러스터 육성 지원사업에 의하여 지원되었음.
접수일자: 2006년5월24일, 수정완료일: 2007년1월19일

알 수 있는 방안이 필수적으로 요구된다. 본 논문에서는 SPICE 기반의 LED 3차원 회로 모델을 제안하였다. 시뮬레이션 결과와 실험 데이터를 비교함으로써 제안한 모델의 정확도를 검증하였다.

II. 본 론

1. LED 회로 모델링

LED는 일반적으로 기판 위에 *n*-형 반도체, *p*-형 반도체, 그리고 반투명의 *p*-metal 등의 순서로 형성되는 3 층의 박막과 *n*-전극 층을 포함하는 총 4 층의 주요 박막 층으로 이루어진다. 기판이 전도성인 경우 기판 자체가 *n*-전극의 역할을 한다고 볼 수 있고, 기판이 절연성인 경우 *p*-형 반도체를 메사 식각한 후 노출된 *n*-형 반도체에 *n*-전극을 형성한다. 다음의 그림 1(a)와 (b)는 각각 전도성 기판과 절연성 기판을 이용하는 LED의 대표적인 단면 구조를 보여준다. 그림에서 *p*-PAD는 투명 전극을 식각한 후에 형성한 예를 보여주고 있으나, 투명 전극 위에 형성할 수도 있다. 아울러




그림 1. (a) 전도성 기판을 이용한 LED의 단면도와 (b) 절연성 기판을 이용한 LED의 단면도

Fig. 1. Cross-sectional view of LEDs on (a) conducting substrate and (b) insulating substrate.




그림 2. (a) 일반적인 GaN/Sapphire 청색 LED의 평면도와 (b) 픽셀 어레이 구성을 보이는 확대도

Fig. 2. (a) An aerial view of a typical GaN/Sapphire blue LED and (b) magnified view showing the formation of a pixel array.

투명전극은 일부 AlInGaP LED의 경우에서와 같이 두꺼운 전도성 투명 반도체 층인 경우도 있다.

본 논문의 LED 회로 모델은 전술한 바와 같이 4 층의 주요 층으로 구성된 LED의 각 박막 층과 층간 접합부의 전기적 특성을 반영하여 소자 내에서의 전류 및 전위 분포를 계산하기 위함이다. 이를 위하여 일반적인 LED의 3차원 물리적 구조를 반영하도록 회로 네트워크로 모델링 한다. 우선 LED를 일정한 면적(예를 들어, $10 \times 10 \mu\text{m}^2$)을 갖는 픽셀들의 어레이로 세분하고, 각각의 픽셀은 해당 부위의 박막 층구조 및 접합부 특성을 나타낼 수 있도록 회로 네트워크로 모델링한다. 그럼 2(a)는 전형적인 GaN/Sapphire 청색 LED의 평면도를 일정한 면적으로 세분한 모습을 보여주며, 그림 2(b)의 원 안에 나타낸 것은 PSPICE 계층블럭(hierarchical block)을 이용하여 픽셀을 구성하고, 다시 이를 조합하여 LED를 구성한 예를 보여주는 확대도이다.

각각의 픽셀은 그림 2(b)의 확대도에 보인 것과 같이 *p*-전극(Anode; 반투명 *p*-metal 혹은 *p*-PAD)을 나타내는 *a*, *P*-GaN 층을 나타내는 *p*, *N*-GaN 층을 나타내는 *n*, 그리고 *n*-전극(Cathode; *n*-metal 혹은 *n*-PAD)을 나타내는 *c* 등의 단자를 통하여 인접 픽셀과 전기적으로 연결된다. LED의 외곽부에는 미결선 노드(floated node)를 제거하고 표면 누설 저항을 모델링하기 위한 더미(dummy) 픽셀이 첨가되며, 전체 LED는 외부에 연결된 전압 소스로 구동된다.

개별 픽셀은 해당 부분의 LED 구조 및 소자 특성을 표현하기 위하여 *p*-전극, *P*-GaN, *N*-GaN, 및 *n*-전극 등의 4 박막 층과 접합부를 나타내는 저항이나 *pn*-접합 다이오드로 이루어진 회로 네트워크로 모델링한다. 그림 3(a)는 이와 같은 픽셀의 구성을 도식적으로 보여주는 도면이다. 각각의 박막 층은 면저항 네트워크로, 금속/반도체 접합부에서의 저항성 접합 특성은 저항으로, 그리고 *P*-GaN/*N*-GaN 접합부는 *pn*-접합 다이오드로 각각 모델링한다. 그림 3(b)는 SPICE 회로도로 나타낸 픽셀 모델이다. 그림에서 각각의 박막 층을 나타내는 저항(R_a , R_p , R_n , 및 R_c)들은 해당 박막 층의 면저항에 의하여 결정되며, 정방형 픽셀의 경우 다음의 식 (1)~(4)와 같이 주어진다.

$$R_a = \frac{1}{2} R_{sh, anode}, \quad (1)$$

$$R_p = \frac{1}{2} R_{sh, P-GaN}, \quad (2)$$

$$R_n = \frac{1}{2} R_{sh,N-GaN}, \quad (3)$$

$$R_c = \frac{1}{2} R_{sh,cathode}. \quad (4)$$

여기서 $R_{sh,anode}$, $R_{sh,P-GaN}$, $R_{sh,N-GaN}$, 및 $R_{sh,cathode}$ 는 각각 p -metal, P -GaN, N -GaN, 및 n -metal의 면저항을 나타낸다. 이는, 각 박막 층에 대하여, 마주하는 정사각형 픽셀의 두 변 간 저항이 면저항과 같은 값을 같도록 하기 위함이다. 접합 저항값은 식(5)와 식(6)과 같이 주어진다.

$$R_{cnt,p} = \frac{R_{sc,p}}{A_{pxl}}, \quad (5)$$

$$R_{cnt,n} = \frac{R_{sc,n}}{A_{pxl}}. \quad (6)$$

여기서 $R_{sc,p}$ 과 $R_{sc,n}$ 은 각각 p -metal/ P -GaN간 고유접합저항과 n -metal/ N -GaN간 고유접합 저항을 나타내고, A_{pxl} 은 픽셀의 면적이다. GaN/Sapphire LED의 경우 n -전극은 메사 식각 후 노출된 N -GaN층 위에 형성되나 본 모델의 경우 N -GaN 아래에 형성한 것으로 근사하여 모델링한다. 이는 본 모델의 경우 LED의 pn -접합부를 통하여 흐르는 전류를 계산하기 위함이므로 n -전극이 N -GaN 하층부에 위치하는 것으로 근사하여도 n -전극으로부터 떨어져있는 LED pn -접합부에서의 전류 분포에는 큰 영향을 미치지 않는다. 한편, pn -접합부는 SPICE pn -접합 다이오드 모델을 이용하였다.

그림 3(b)의 회로 모델에서 각각의 소자 값은 LED




그림 3. (a) LED의 회로 모델링 개념도와 (b) 픽셀의 SPICE 등가 회로도

Fig. 3. (a) A schematic representation of LED circuit model and (b) SPICE circuit diagram of a pixel.

내에서의 픽셀 위치에 따라 주어지며, 일반적인 GaN/Sapphire LED의 경우 크게 3가지 유형의 픽셀로 구성된다. 픽셀은 다음의 그림 4에 보인 것과 같이 p -metal 투명 전극이 형성된 부분, p -PAD가 형성된 부분, 그리고 메사 식각 후 n -전극(n -PAD)이 형성된 부분 등의 3가지 유형으로 구분되고 각각을 Type 1, Type 2, 그리고 Type 3으로 나타낸다. 이들 픽셀은 유형별로 서로 다른 층 구조를 가지며, 픽셀 등가회로 소자값의 적절한 선정을 통하여 이를 반영한다. Type 1 픽셀이 가장 대표적인 유형이고, Type 2의 경우 두꺼운 금속으로 p -PAD를 형성한 부분이므로 p -metal 면저항으로 $R_{sh,anode}=0$ 의 값을 이용한다. Type 2의 경우




그림 4. LED 소자 내 위치별 픽셀 유형(GaN/Sapphire 청색 LED의 경우)

Fig. 4. Types of pixels representing various pixel positions in an LED (In case of GaN/Sapphire blue LED).

표 1. 각 픽셀 유형별 등가회로 소자 값
(GaN/Sapphire 청색 LED의 경우)

Table 1. Parameter values of each pixel.
(In case of GaN/Sapphire blue LED)

♣ p -전극 제거 후 PAD 형성한 경우 ∞

	Type 1	Type 2	Type 3
R_a	$\frac{1}{2} R_{sh,anode}$	0	∞
R_p	$\frac{1}{2} R_{sh,P-GaN}$	$\frac{1}{2} R_{sh,P-GaN}$	∞
R_n	$\frac{1}{2} R_{sh,N-GaN}$	$\frac{1}{2} R_{sh,N-GaN}$	$\frac{1}{2} R_{sh,N-GaN}$
R_c	∞	∞	0
$R_{cnt,p}$	$\frac{R_{sc,p}}{A_{pxl}}$	$\frac{R_{sc,p}}{A_{pxl}} \clubsuit$	∞
$R_{cnt,n}$	∞	∞	$\frac{R_{sc,n}}{A_{pxl}}$
D_{pn}	$\{IS_{pxl}, N_{pxl}\}$	$\{IS_{pxl}, N_{pxl}\}$	$\{0, \infty\}$

p-metal을 식각한 후 PAD를 증착하여 *P*-GaN과의 사이에 Schottky 접합이 형성되도록 한 경우에는 접합 저항은 $R_{cont,p}=\infty$ 의 값을 이용한다. 메사 식각 후 *n*-PAD를 형성한 위치에 해당하는 Type 3 픽셀의 경우 *p*-metal 층과 *P*-GaN 층이 없으므로 두 층의 면저항으로 $R_{sh,anode}=\infty$ 과 $R_{sh,pGaN}=\infty$ 의 값을 각각 이용하고 $R_{cont,p}=\infty$ 의 접합 저항값을 이용한다. 아울러 *pn*-접합부도 없는 상태이므로 *pn*-접합 다이오드의 SPICE 파라미터로 $IS_{pxl}=0$ 과 $N_{pxl}=\infty$ 의 값을 이용한다. 다음의 표 1은 각 유형의 픽셀에서의 소자값을 정리하여 보여준다.

2. 모델 파라미터 추출

표 1에 열거한 각각의 박막 면저항 값과 금속/반도체 접합의 고유접촉저항값은 TLM(Transmission Line Model) 패턴을 이용하여 추출한다. 아울러 *pn*-접합부의 전기적 특성은 테스트 다이오드를 제작하여 추출한다. 제작한 테스트 다이오드는 칩 면적이 $300 \times 300 \mu\text{m}^2$ 인 InGaN/GaN 다중양자우물(Multiple Quantum Well) LED로서 *p*-metal로는 ITO(Indium Tin Oxide)를 이용하였고, 메사 식각 후 활성영역(*pn*-접합부)의 면적은 $58.8 \times 10^3 \mu\text{m}^2$ 이다. *p*-PAD를 형성하기 전에 하부의 ITO는 제거하여 *p*-PAD/*P*-GaN 사이에는 Schottky 접합이 형성되어 PAD 하부로는 전류가 직접 유입되지 않도록 하였다. 테스트 다이오드의 전류-전압 관계로부터 포화전류값 IS_{LED} 와 이상계수 N 값을 추출하고, 이로부터 단위 면적당의 포화전류 IS_o 를 다음의 관계를 이용하여 얻는다.

$$IS_o = \frac{IS_{LED}}{A_{LED}} \quad (7)$$

여기서 A_{LED} 는 테스트 LED의 활성영역 면적이다. 다음의 표 2는 본 연구에서 LED 제작에 이용한 웨이퍼 및 ITO 박막의 면저항 및 고유접촉저항의 측정 결과를 보여준다. 표는 테스트용 다이오드를 이용하여 측정한 *pn*-접합부 특성도 보여준다.

LED의 *pn*-접합부를 통하여 흐르는 전류의 분포는 앞의 그림 2에 보인 것과 같이 LED를 픽셀 단위로 구획하여 계산하였다. 그림의 경우 $300 \times 300 \mu\text{m}^2$ 면적의 LED를 $10 \times 10 \mu\text{m}^2$ 면적을 갖는 픽셀의 30×30 어레이로 구성한 예를 보여준다. LED 내에서의 위치에 따라 Type 1, 2, 및 3의 픽셀을 배치하고, 각각의 픽셀에는 해당 회로 파라미터 값을 표 1에 주어진 식으로

표 2. TLM 패턴과 테스트 다이오드를 이용하여 추출한 GaN/Sapphire 청색 LED 관련 각 저항 및 *pn*-접합부 특성

Table 2. Resistance and junction characteristics of the GaN/Sapphire blue LED measured by TLM pattern and test diode, respectively.

박막 층	면저항 (R_{sh})	고유접촉저항 (R_{sc})
ITO (TME)	$R_{sh,TME}=10 \Omega/\square$	-
<i>P</i> -GaN	$R_{sh,pGaN}=107 \text{ k}\Omega/\square$	$R_{sc,p}=9.1 \times 10^{-3} \Omega\text{cm}^2$
<i>N</i> -GaN	$R_{sh,nGaN}=20 \Omega/\square$	$R_{sc,n}=3.0 \times 10^{-5} \Omega\text{cm}^2$
<i>pn</i> -접합		$IS_o=1.53 \times 10^{-33} \text{ A}/\mu\text{m}^2, N=1.78$

표 3. 시뮬레이션에 이용한 등가회로 소자 값

Table 3. Parameter values used for the simulation.

[]: Dummy parameters

	Type 1	Type 2	Type 3
R_a	5Ω	$[0.01 \Omega]$	$[1000 \text{ k}\Omega]$
R_p	$53.5 \text{ k}\Omega$	$53.5 \text{ k}\Omega$	$[1000 \text{ k}\Omega]$
R_n	10Ω	10Ω	10Ω
R_c	$[1000 \text{ k}\Omega]$	$[1000 \text{ k}\Omega]$	$[0.01 \Omega]$
$R_{cnt,p}$	$9.1 \text{ k}\Omega$	$[1000 \text{ k}\Omega]$	$[1000 \text{ k}\Omega]$
$R_{cnt,n}$	$[1000 \text{ k}\Omega]$	$[1000 \text{ k}\Omega]$	30Ω
D_{pn}		$IS_{pxl}=1.53 \times 10^{-31} \text{ A}, N_{pxl}=1.78$	$[IS_{pxl}=10^{-50} \text{ A}, N_{pxl}=100]$

환산하여 입력한다. 다음의 표 3은 측정을 통하여 얻은 소자 특성을 토대로 그림 3(b)에 주어진 모델 회로의 각 소자값을 구하여 정리한 결과를 보여준다. 표에서 대괄호([]) 안에 표시한 소자값은 충분히 작은 값과 큰 값을 나타내는 dummy parameter 값이다.

3. 시뮬레이션 및 결과

LED의 각 부위에서 발광하는 빛의 세기는 해당 부위의 *pn*-접합부에 흐르는 전류의 세기에 비례하므로 픽셀의 다이오드에 흐르는 전류로부터 LED 발광 패턴을 추정할 수 있다^[6]. 일반적인 LED의 경우 빛을 발광하는 활성층이 소자의 평면 치수에 비하여 상대적으로 소자의 표면에 인접하여 위치하는 구조이므로 전류 분포와 상면부에서의 광 출력 패턴이 일치한다.

다음의 그림 5는 LED 시료의 전류-전압 관계를




그림 5. LED 시료의 전압-전류 특성 계산 결과(실선)와 측정 결과(점선)

Fig. 5. LED I - V characteristics, calculated (solid line) and measured (dotted line).




그림 6. (a) 시뮬레이션을 통해 얻은 전류 분포 계산 결과와 (b) CCD를 통해 얻은 광출력 패턴

Fig. 6. (a) Calculated current distribution and (b) light distribution pattern measured by a CCD.

보여준다. 그림에서 계산 결과(실선)가 측정한(점선) 전류-전압 관계와 넓은 전류 범위에서 잘 일치함을 알 수 있다. 이는 모든 모델 회로 파라미터의 값으로 별도의 테스트 패턴을 이용하여 독립적으로 추출한 값을 채택한 점을 고려하면 모델의 정확성과 효용성을 확인할 수 있는 결과라 하겠다. LED pn -접합부의 포화전류와

이상계수의 경우도 소자의 형상에 따라 달라지는 양이 아니므로 본 모델을 이용하여 LED를 설계함에 있어 별도의 피팅(fitting) 파라미터를 필요로 하지 않는다고 할 수 있다.

그림 6(a)는 LED 내부에서의 전류 분포를 계산한 결과이다. 즉, 각 픽셀 내부의 pn -접합 다이오드를 통하여 흐르는 전류의 분포를 구한 결과이다. 계산 결과를 실제 LED 내에서의 전류 분포와 실험적으로 비교하기 위하여 LED의 전류 분포를 광 출력 패턴으로부터 추출하였다. 그림 6(b)에 보인 LED의 광 출력 패턴은 CCD(DTA CHROMA C3 400E)를 이용하여 획득한 LED 상부면 이미지로부터 얻은 발광 패턴이다. 그림의 좌상부에 보이는 흠풀된 부분은 p -PAD에 전류를 인가하기 위하여 이용한 프로브에 의하여 빛이 가려져 어둡게 나타난 결과이다. 두 그림을 비교함으로써 전류 분포의 계산 결과가 측정 결과와 잘 부합함을 알 수 있다. 그림으로부터 제안한 회로 모델과 측정을 통하여 얻은 모델 파라미터를 이용하여 계산한 전류 분포가 광 출력 패턴을 이용하여 실험적으로 추출한 전류 분포와 정확하게 일치함을 알 수 있다.

III. 결 론

본 논문에서는 LED 내에서의 전류 및 전기장 분포를 계산하기 위한 SPICE 기반의 3차원 회로 모델을 제안하였다. 제안한 모델이 LED의 전기적 특성을 정확하게 기술함을 실험적으로 확인할 수 있었다. 실제 모든 모델 파라미터를 별도의 시료를 이용하여 추출하고 아무런 피팅 파라미터를 필요로 하지 않으므로 본 모델의 효용성이 대단히 높다고 할 수 있다. 제안한 모델은 수평 구조의 GaN/Sapphire LED뿐만 아니라 수직 구조의 LED에도 동등하게 활용할 수 있으며, LED의 재료적 특성과는 무관하게 임의의 LED에 범용으로 활용할 수 있다. 제안한 회로 모델은 LED의 전극 배치 설계의 최적화나 LED 특성 분석 등에 효과적으로 이용될 수 있다.

참 고 문 헌

- [1] D. A. Steigerwald, J. C. Bhat, D. Collins, R. M. Fletcher, M. Ochiai Holcomb, M. J. Ludowise, P. S. Martin, and S. L. Rudaz, "Illumination with Solid State Lighting Technology," IEEE J. Selected Topics Quantum Electron., V. 8, No. 2, pp. 310-320, 2002.

- [2] R. Mueller-Mach, G. O. Mueller, M. R. Krames, and T. Trottier, "High-Power Phosphor-Converted Light-Emitting Diodes Based on III-Nitrides," IEEE J. Selected Topics Quantum Electron., V. 8, No. 2, pp. 339-345, 2002.
- [3] J. Y. Tsao, "Solid-State Lighting: Lamps, Chips and Materials for Tomorrow," IEEE Circuits and Devices, V. 20, No. 3, pp. 28-37, 2004.
- [4] M. S. Shur and A. Zukauskas, "Solid-State Lighting: Toward Superior Illumination," Proc. IEEE, V. 93, No. 10, pp. 1691-1703, 2005.
- [5] P. C. H. Chan, "Electronic Packaging for Solid-State Lighting," Proc. 6th Intl. Conf. Electronic Packaging Technol. 2005.
- [6] X. Guo and E. F. Schubert, "Current crowding in GaN/InGaN light emitting diodes on insulating substrates", J. Appl. Phys., V. 90, No. 8, pp. 4191-4195, 2001.
- [7] H. Kim, J. Lee, and C. Huh, "Modeling of GaN-based light-emitting diode for uniform current spreading", Appl. Phys. Lett. V. 77, pp. 1903-1904, 2000.

저자 소개



엄 해 용(학생회원)
2005년 홍익대학교
전자전기공학부 학사.
2007년 홍익대학교
전자정보통신공학과 석사.
<주관심분야 : LED, OLED,
Display Device>



서 종 둑(정회원)
1982년 서울대학교 전자공학과
학사.
1984년 KAIST 전자공학과
석사.
1993년 미 Illinois 대 (Urbana
Champaign) 공학박사.
1996 홍익대학교 전자공학과 교수
<주관심분야 : 화합물반도체, LED, 디스플레이
소자 및 시스템>



유 순 재(정회원)
1990년 일본 오사카대학
전자에너지공학과 박사.
1990년 현대전자 반도체연구소
광소자 개발실.
1994년 선문대학교
전자정보통신공학부 교수.
1994년 충남TIC(기술혁신센터) 부소장
2000년 (주)이츠웰 창업
<주관심분야 : 화합물반도체, LED>