

# EER 및 PBG를 이용한 전력 증폭기의 효율 및 선형성 개선에 관한 연구

## Research on PAE and Linearity of Power Amplifier Using EER and PBG Structure

이 종 민 · 서 철 현

Chongmin Lee · Chulhun Seo

### 요 약

본 논문에서는 EER(Envelope Elimination and Restoration) 구조를 응용하여 전력 증폭기의 효율을 극대화 하였으며, EER 구조의 취약점인 선형성을 PBG 구조를 이용하여 개선하였다. 고효율을 얻기 위해 class-F급 전력 증폭기를 설계하였으며 포락선 검파기를 이용하여 전력 증폭기의 구동 전력을 조절하였다. 또한, 정합 회로의 비정합에 의한 고조파 성분들을 PBG 구조를 이용하여 제거함으로써 높은 선형성을 얻었다. 본 논문에서 제안한 EER 구조를 응용한 전력 증폭기 구조는 적응형 바이어스를 이용한 Doherty 전력 증폭기에 비해 PAE(Power Added Efficiency)가 34.64 % 개선되었고, 일반적인 Doherty 증폭기에 비해 3차 IMD가 6.65 dB 이상 개선되었다.

### Abstract

In this paper, the efficiency of power amplifier has been maximized by the application of EER structure, and the linearity has been improved by using PBG structure. This paper has proposed a design of power amplifier in class-F to get the PAE, and to control dynamic power using envelope detector. PBG structure gets high-linearity by removing harmonics arisen from the mismatching of matching circuit. The PAE and the 3rd order IMD have been improved 34.64 %, 6.65 dB compared with those of conventional Doherty amplifier, respectively.

Key words : EER, PBG, Class-F Power Amplifier, PAE, IMD

### I. 서 론

전력 증폭기의 효율을 증대시키기 위한 노력은 초창기 통신 시스템에서부터 현재에 이르기까지 다양한 형태로 발전해 왔다. 특히 현재에 이르러서는 Hand-set 중심의 개인형 단말기로의 급 변환 속에서 그 중요성은 더욱 커졌다 할 수 있으며, 최근에 이르러서는 다양한 서비스를 공급하기 위한 단말기의 다중 밴드화(WCDMA, Wibro 등)가 이루어지고 있어서 단말기의 배터리 수명이 또 다른 문제가 되고 있음

이 분명하다<sup>[1],[2]</sup>.

전력 증폭기의 효율을 향상시키기 위한 방법으로는 Doherty 구조를 이용한 방법<sup>[3]</sup>, Switched Gain Stage 방식을 이용한 방법<sup>[4]</sup>, 구동 바이어스를 조정하는 방법<sup>[5]</sup> 등이 있다. 하지만, 위에서 나열한 효율 개선 방안들은 효율에 초점을 맞추어서 설계를 했기 때문에 선형성은 상대적으로 나빠지게 된다.

본 논문에서는 Kahn의 EER 구조<sup>[6]</sup>를 응용하여 입력 신호의 크기를 포락선 검파기를 이용하여 검파하고 이에 따라 드레인 전압을 조정하여 전력 효율을

「본 연구는 숭실대학교 교내연구비 지원으로 이루어졌다.」

숭실대학교 정보통신공학부(School of Electronic Engineering, Soongsil University)

· 논문 번호 : 20061222-160

· 수정완료일자 : 2007년 5월 29일

개선시켰다. 또한, 광대역 저역 통과 필터의 특성을 가지고 있는 PBG(Potonicband Gap) 구조를 적용하여 전력 증폭기의 출력 정합 회로에 추가시킴으로서 비 선형 성분의 원인이 되는 고조파 성분을 제거하여 선형성을 증가시키는 방법을 구현하였다<sup>[7]~[9]</sup>.

## II. 본 론

### 2-1 적응형 바이어스 제어의 이론 및 설계

PAE의 경우, 식 (1)과 같이 출력 전력과 입력 전력의 차를 직류 전력으로 나누어 구할 수 있다.

$$PAE = \frac{P_{OUT} - P_{IN}}{(V_{gs} \times I_{gs}) + (V_{ds} \times I_{ds})} \quad (1)$$

PAE를 개선시키기 위해서는 위 식에서 알 수 있듯이 출력을 증가시키거나 전력 증폭기의 동작점을 변환하여 DC 전력을 감소시키는 방법이 있다.

동작점을 변환하기 위한 방법에는 그림 1에서 볼 수 있듯이 드레인 또는 게이트, 드레인과 게이트를 동시에 변화하는 방법 등 세 가지가 있다. 하지만, 실질적으로는 양쪽의 전압을 동시에 조절하기는 어렵기 때문에 보통은 드레인이나 게이트 전압 중에 하나만 조절하는 방법을 많이 사용한다.

Kahn의 EER 구조는 class-S급을 이용한 포락선 검파기를 사용하여 RF 신호의 포락선을 검파하고 그에 따른 전력 증폭기의 드레인 전압을 조정하는 구조로 이루어졌다. 이 구조는 효율을 극대화 할 수 있다는 장점이 있지만 시간 지연 및 회로의 복잡성 등의 문제를 안고 있어 전력 증폭기에서 위상의 동기로 인한 신호의 일그러짐을 가져올 수 있다.




그림 1. RF 부하선과 적응형 DC 바이어스점  
Fig. 1. RF load line and various DC bias point.

따라서 본 논문에서는 구조를 단순화 하고 시간 지연 등을 최소로 하기 위해 적응형 바이어스 제어 회로 구조를 Kahn의 EER 구조에 적용하여 설계하였으며 이로 인한 회로의 복잡성을 해결할 수 있게 되었다.

### 2-2 PBG 이론 및 설계

PBG 구조는 Bragg 격자 원리로부터 격자 주기의  $2\Lambda$ 에 해당하는 주파수를 중심으로 저지대역이 형성된다. 이러한 PBG 구조의 원리를 이용하여 원하는 부분에서의 저지대역을 형성할 수 있다. 격자의 주기  $\Lambda$ 는 아래와 같은 수식으로 표현할 수 있다.

$$\Lambda = \lambda_g / 2 \quad (2)$$

여기서  $\lambda_g$ 는 마이크로스트립 라인 구조에서 유기되는 전파의 파장으로 다음과 같이 유효 유전율과 원하는 저지대역의 중심 주파수에 의해 구해진다.

$$\lambda_g = \frac{v_p(f)}{f} = \frac{c}{\sqrt{\mu_r \epsilon_{r,eff}(f)}} \quad (3)$$

여기서  $f$ 는 원하는 저지대역의 중심 주파수를  $\epsilon_{r,eff}(f)$ 는 마이크로스트립 구조에서 저지대역의 중심 주파수가 갖는 유효 유전율을 말한다.

PBG 설계를 위하여 Ansoft사의 HFSS8.0를 사용하였으며, 유전율 3.2를 갖는 Teflon 기판을 사용하여 제작하였다.

중심 주파수인 1.8 GHz에서 신호의 감쇠가 최소가 되도록 설계하여  $S_{21} = -1.1$  dB를 얻었다. 또한, 2차 고조파 대역은 3차 IMD 성분 제거에 매우 중요하므로 2차 고조파는 -21.34 dB가 감쇠되도록 설계하였고, 3차 고조파 성분은 -18.53 dB가 감쇠되도록 설계하였다. 이렇게 얻어진 특성을 출력 정합이 된 곳에 적용하여 2, 3차 고조파 성분을 제거함으로 선형성을 개선시킬 것이다.

### 2-3 Class-F RF 전력 증폭기 설계 및 측정

전력 증폭기용 소자로는 Motorola사 MRF281SR1의 1.8 GHz 대역의 트랜지스터를 사용하였고, 전력 증폭기 설계를 위하여 ADS를 사용하였다. 1.8 GHz 전력 증폭기 설계는 최대 출력을 얻기 위해서 load-pull 정합기법을 사용하여 최대 선형 구간을 시뮬레이션하였다.




그림 2. PBG 구조의  $S$ -parameter 특성

Fig. 2. Characteristics of  $S$ -parameter of PBG structure.

이션하여 설계하였다. 1.8 GHz 중심 주파수에서 MRF281SR1의 DC 바이어스의 조건은  $V_{ds}=26$  V,  $V_{gs}=3.4$  V의 동작점에서 시뮬레이션 및 설계를 하였다.

또한, 1dB\_Compression 시뮬레이션을 통해서 최대 입력 크기인 입력  $P_{1\text{d}B}$  값이 21 dBm이라는 것을 확인하였으며, 이때의 입력 크기에 따른 최대 출력 크기를 얻기 위해서 load-pull 시뮬레이션을 통해서 최대 출력 전력 임피던스점을 얻었다. 그 결과값은  $5.292+j3.495 \Omega$ 이었다. Class-F급 전력 증폭기의 출력 정합은 중심 주파수 대역은 통과시키고 2차 고조파 성분은 단락시키며, 3차 고조파 성분에 대해서는 개방을 시켜야 하므로 앞서 얻은 최대 전력 임피던스점에 2차 고조파 성분은 단락시키고 3차 고조파 성분은 개방시키도록 출력 정합 회로를 구현하였다.

이후의 설계 과정에서는 먼저 PBG가 없는 일반적인 스트립 라인을 이용한 정합 회로의 구현을 하였고, 정합 회로 구현시 PBG 구조를 출력 정합 회로에 추가하여 3차 IMD의 개선 여부를 확인하였다.

그림 3은 EER 및 PBG 구조를 이용한 제안된 class-F급 전력 증폭기의 전체 블록도이다. 일반적으로 포락선 겹파기의 경우, class-S급 전력 증폭기와 펄스폭 변조기를 사용하여 구성되어 매우 복잡한 구조를 가지고 있으나, 본 논문에서는 DC-DC 변환기를 이용하여 그 구조를 간단히 하였다. 또한, 출력단에 PBG 구조를 적용하여 선형성을 개선하도록 제안되었다.




그림 3. EER 구조와 PBG 구조를 이용한 제안된 전력 증폭기 구조

Fig. 3. Proposed power amplifier structure using EER and PBG structure.




그림 4. Class-F급 전력 증폭기 제작 기판  
Fig. 4. Fabricated substrate of class-F PA.

그림 4는 위에서 시뮬레이션 한 결과를 바탕으로 제작한 class-F급 전력 증폭기의 실제 제작된 기판 모습을 보여주고 있다.

그림 5에서는 제작된 class-F급 전력 증폭기의 출력 전력과 3차 IMD의 측정치를 보여주고 있으며, 설계된 class-F급 전력 증폭기는 드레인 전압이 26 V에서 최적화 되었고 입력 전력은 20 dBm이다.

그림 5의 (a)와 같이 출력 전력은 32.83 dBm/tone이며, (b)와 같이 3차 IMD는  $-27.83$  dBc의 결과를 얻을 수 있었다. 또한, PAE의 경우 약 63 %의 결과를 얻었다.

#### 2-4 제안된 EER 구조의 설계 및 측정

그림 6의 경우, 그림 5에서 제작한 class-F급 전력 증폭기가 적용된 EER 구조의 제작된 기판을 보여주고 있다.

EER 구조와 같이 분배기 다음 단은 Limiter와 위



(a) 출력 전력  
(a) Output power(b) 3차 IMD  
(b) 3rd IMD

그림 5. Class-F급 전력 증폭기의 출력 전력 및 3차 IMD 측정치

Fig. 5. Measurement of output power and 3rd order IMD in class-F power amplifier.

상을 보정하기 위한 지연 선로로 구성되며, 제작된 포락선 검파기의 경우 입력된 신호를 검파하기 위해 AD8313을 사용하였으며 이 소자의 입력으로 -(55~75) dBm의 입력을 인가하기 위해 -20 dB 분배기 와 -(35~55) dB 감쇠기를 사용하였다. 또한, AD-8313의 출력된 DC 전압은 DC-DC 변환기를 통해 증폭되어 25~27 V의 전압을 출력한다.

그림 7은 제안된 구조의 출력 전력 및 고조파 특성의 시뮬레이션 결과를 보여주고 있다. 이 결과로 PBG 구조에 의해 2차, 3차 고조파 성분이 각각 29






그림 6. 적응형 바이어스와 PBG 구조를 적용한 EER 구조

Fig. 6. EER structure with adaptive controled bias circuit &amp; PBG structure.



(a) PBG 없을 때의 출력 전력과 고조파 특성



(b) PBG 있을 때의 출력 전력과 고조파 특성


그림 7. 제안된 구조의 출력 전력과 고조파 특성

Fig. 7. Output power and harmonic characteristics of proposed EER structure.


dB, 30 dB 억제되는 특성을 파악할 수 있다.

그림 8은 제안된 구조의 측정값을 보여주고 있다. 사용된 class-F급 전력 증폭기는 드레인 전압이 26 V에서 최적화 되었고 입력 전력은 20 dBm이다.

그림 8의 (a)와 같이 출력 전력은 32.64 dBm/tone이며, (b)와 같이 3차 IMD는 -36.65 dBc의 결과를 얻



(a) 출력 전력  
(a) Output power




(b) 3차 IMD  
(b) 3rd IMD

그림 8. 적응형 바이어스를 적용한 EER 구조의 출력 전력 및 3차 IMD 측정치


Fig. 8. Measurement of output power and 3rd order IMD in EER with adaptive controled bias circuit.

을 수 있었다. 따라서 PBG 구조에 의해 2, 3차 고조파 성분 억제는 class-F급 전력 증폭기와 비교하여 3차 IMD가 8.82 dB 더 억제되는 결과를 얻을 수 있었다. 또한, PAE의 경우 66.56 %의 결과를 얻을 수 있었으며, 얻어진 효율은 전체 시스템의 DC 전력 소비를 고려하여 측정된 값으로 class-F급 전력증폭기에 비해 3.56 % 정도 향상된 결과를 얻었다.

앞서 제작된 class-F급 전력 증폭기와 비교하여 같은 바이어스 조건 하에서 출력 전력이 제안된 구조에서 조금 낮게 나옴을 알 수 있다. 이와 같은 결과는 EER 구조를 적용하였을 경우 단일 class-F급 전력 증폭기



(a) 출력 전력  
(a) Output power



(b) 3차 IMD  
(b) 3rd IMD




그림 9. 드레인 voltage의 변화에 따른 출력전력, 3차 IMD, PAE의 특성 그래프  
Fig. 9. Characteristic graphs of output power, 3rd order IMD and PAE according to changing of drain voltage.

표 1.  $V_{ds}=26$  V에서 Doherty 전력 증폭기와 제안된 구조의 각 특성 비교

Table. 1. Comparison of each characteristic in Doherty amplifier and proposed power amplifier at  $V_{ds}=26$  V.

$@ V_{ds}=26$ V	Doherty power amplifier	EER using adaptive
출력 전력(dBm)	32.86	32.65
3차 IMD(dBc)	-30	-36.65
PAE(%)	31.92	66.56

에 비해 드레인 전류가 낮게 흐르게 되는데, 이에 따른 영향으로 출력 전력이 다소 낮게 나옴을 알 수 있다.

또한 그림 9에서는 class-F급 전력 증폭기와 응용된 EER 구조의 PBG 구조 유무에 따른 출력 전력, 3차 IMD, PAE 등의 특성을 드레인 전압의 변화에 따른 특성으로 비교한 그래프이다.

본 논문에서 제안한 EER 구조의 응용에 의한 결과로서 드레인 전압이 증가됨에 따라 출력 전력이 증가하며 전압이 낮은 25 V에서 효율의 증대를 얻을 수 있다. 이러한 결과는 드레인 전압의 조정에 따른 전류의 변화에 의해 DC 전력 소비가 줄어들었기 때문이다.

또한, PBG 구조를 적용하였을 경우 2차, 3차 고조파 성분이 억제되어 선형성이 개선되는 것을 확인할 수 있으며, PAE는 3.56 %의 향상 특성을 얻었다.

드레인 전압이 26 V에 고정되었을 때 본 논문에서 사용한 MRF281SR1 TR로 제작된 Doherty 전력 증폭기<sup>[10]</sup>와 적응형 바이어스를 사용한 EER 구조의 출력 결과를 표로 작성하였다.

### III. 결 론

본 논문은 전력 효율을 증대시키는 방법으로 Kahn이 제안한 EER(Envelope Elimination and Restoration) 구조를 응용하여 class-S Modulator 대신 적응형 바이어스를 적용하여 class-F급의 드레인 전압을 조절하는 방식으로 입력 신호의 크기에 따라서 드레인 전압을 조절하여 증폭기의 구동 전력을 조절하는 방식과 전력 증폭기의 출력부에 광대역 저지대역 여파기의 역할을 하는 PBG 구조를 추가함으로써 선형성을 개선시키는 구조를 제안하였다.

본 논문에서 제안된 구조는 EER 구조의 장점인

효율과 함께 PBG 구조를 적용함으로 선형성 개선을 동시에 얻을 수 있었다. 이러한 결과를 이용하여 무선통신 시스템의 선형성과 효율을 동시에 개선시킬 수 있을 것이다.

### 참 고 문 헌

- [1] P. B. Kenington, *High-linearity RF Amplifier Design*, Artech House, 2000.
- [2] 박현민, 김덕환, 홍성철, "휴대 단말기용 전력 증폭기 기술", 대한전자공학회지, 29(9), pp. 31-38, 2002년 9월.
- [3] M. Iwamoto, "An extended Doherty amplifier with high efficiency over a wide power range", *IEEE Trans. Microwave Theory Tech.*, vol. 49, pp. 2472-2479, Dec. 2001.
- [4] J. Staudinger, "Applying switched gain stage concepts to improve efficiency and linearity for mobile CDMA power amplification", *Microwave Journal*, pp. 152-162, Sep. 2000.
- [5] G. Hanington, "High-efficiency power amplifier using dynamic power-supply voltage for CDMA applications", *IEEE Trans. Microwave Theory Tech.*, vol. 47, pp. 1471-1476, Aug. 1999.
- [6] R. G. Myers, R. M. Jackson, "L-Band transmitter using Kahn EER technique", *IEEE Trans. Microwave Theory Tech.*, vol. 46, no. 12, Dec. 1998.
- [7] T. S. Kim, C. H. Seo, "A novel photonic bandgap structure for lowpass filter of wide stopband", *IEEE Microwave Guided Wave Lett.*, Jan. 2000.
- [8] C. Y. Hang, "High efficiency power amplifier with novel PBG ground plane for harmonic tuning", *IEEE Int'l. Symp.*, vol. 2, pp. 807-810, 1999.
- [9] 전익태, 서철현, "PBG 구조를 이용한 Dual Band 전력증폭기 연구", 한국전자과학회논문지, 15(8), pp. 788-793, Aug. 2004.
- [10] 이왕렬, 서철현, "적응형 바이어스와 PBG를 이용한 Doherty 전력 증폭기 전력효율 개선과 선형성 개선에 관한 연구", 한국전자과학회논문지, 16(8), pp. 777-782, Aug. 2005.
- [11] S. C. Cripps, *RF Power Amplifiers for Wireless Communications*, Artech House, 1999.

이 종 민



및 소자

2005년 2월: 숭실대학교 정보통신  
전자공학부 (공학사)  
2005년 3월~2007년 2월: 숭실대학  
교 정보통신공학과 (공학석사)  
2007년 3월~현재: 숭실대학교 정보  
통신공학과 박사과정  
[주 관심분야] RF Front\_End System

서 철 현



1983년 3월: 서울대학교 전자공학  
과 (공학사)  
1985년 3월: 서울대학교 전자공학  
과 (공학석사)  
1993년 3월: 서울대학교 전자공학  
과 (공학박사)  
1993년~1995년: MIT 연구원  
1993년~1997년: 숭실대학교 정보통신학과 조교수  
1999년 8월~2001년 1월: MIT 방문교수  
1997년~2004년: 숭실대학교 정보통신 전자공학부 부교수  
2005년~현재: 숭실대학교 정보통신 전자공학부 정교수  
[주 관심분야] 이동 및 위성통신 Microwave 부품 및 시스  
템, PBG를 이용한 RF 부품