

860 MHz 대역 고출력 Cartesian 피드백 송신기 설계

High-Power Cartesian Feedback Transmitter Design for 860 MHz Band

김민수 · 조한진 · 안건현 · 정성찬 · 박현철 · 반주호 · 정종혁 · 권성욱 · 임경훈
· 송성찬* · 김재영* · 양영구

Min-Su Kim · Han-Jin Cho · Gunhyun Ahn · Sung-Chan Jung · Hyun-Chul Park ·
Ju-Ho Van · Jong-Hyuk Jeong · Sung-Wook Kwon · Kyung-Hoon Lim ·
Sung-Chan Song* · Jae-Young Kim* · Youngoo Yang

요 약

본 논문은 Cartesian 피드백 방법을 이용하여 전력 증폭기의 선형성을 개선한 860 MHz 대역의 송신기의 설계에 관한 것이다. 피드백 루프를 통하여 발생하는 이득 및 위상의 불일치와 DC offset에 의한 영향을 제거하기 위하여 ADS simulation을 이용하여 특성 변화를 예측하였다. 제작된 Cartesian 피드백 송신기는 출력 전력 43 dBm에서 -54 dBc의 IMD3 특성을 나타내었으며, 이는 선형화 전과 비교하여 22.4 dB의 선형성 개선 효과가 있음을 의미한다. 따라서 본 논문에서 제작한 Cartesian 피드백 송신기를 이용하여 협-대역 전송시스템에 적용할 수 있음을 확인하였다.

Abstract

This paper presents the design of 860 MHz band transmitter for improving power amplifier's linearity using Cartesian feedback method. For eliminating the effects of gain, phase mis-match, and DC offset, we estimate the property variations using ADS software. The implemented Cartesian feedback transmitter exhibits IMD3 of -54 dBc at an output power of 43 dBm and this result shows that the linearity is improved for 22.4 dB, compared with the test of the power amplifier without Cartesian feedback system. Thus, we verify that the proposed Cartesian feedback transmitter can be applied to narrow-band transmitter systems.

Key words : Cartesian Feedback Transmitter, Power Amplifier, Linearity, IMD3(3rd Inter-Modulation Distortion)

I. 서 론

현대의 무선 통신 시스템은 한정된 주파수 자원의 이용 효율을 높이기 위하여 일반적으로 높은 선형성이 필요한 변조 방식을 사용하고 있다. 이러한 변조 방식을 사용하는 시스템의 높은 선형성 규격을 만족시키기 위하여 전력 증폭기의 선형화는 필수적

이다. 그러나 선형성이 우수한 전력 증폭기는 전력 효율이 매우 낮기 때문에 전력 소비와 발열에 민감한 분야에는 적용하기 어렵다. 또한 자체적인 전력 효율이 높은 전력 증폭기는 일반적으로 선형성이 매우 나쁜 단점을 가지고 있다.

따라서 시스템의 선형성을 개선시키기 위한 여러 가지 방식이 제안되었으며, 이 중 대표적인 선형화

「이 연구는 2006학년도 삼성탈레스(주) 지원으로 연구되었음.」

성균관대학교 정보통신공학부(School of Information and Communication Engineering, Sungkyunkwan University)

*삼성탈레스(주)(Samsung Thales Co., Ltd.)

· 논문 번호: 20061103-11S

· 수정완료일자: 2007년 1월 25일

방법으로는 feed-forward 방식과 pre-distortion 방식 등이 있다^{[1][2]}. 이와 함께 선형적인 전송 시스템을 이용하여 전력 증폭기의 선형성을 개선하는 방식으로 LINC(Linear Amplification with Nonlinear Component), 선형 극 변조 송신기, Cartesian 피드백 송신기 등이 있다^[3]. 이 중 본 논문에서 사용한 Cartesian 피드백 송신기 방식은 다른 선형화 방식에 비해 비교적 구현이 용이하고, 소형화가 가능하다는 장점을 가지고 있다. 특히, 협-대역 신호 전송기에 적용되며, 전력 효율이 우수한 전력 증폭기를 사용하여 선형성을 효과적으로 개선할 수 있다^[4].

Cartesian 피드백 송신기 방식은 아날로그 피드백 방식을 이용함으로써, 비선형 특성을 갖는 증폭기에 민감하지 않으며, 전체 시스템의 이득 감소량과 동일한 비선형성 개선 효과를 얻을 수 있다.

이러한 Cartesian 피드백 방식의 성능을 저하시키는 주요 원인으로는 피드백 경로에 위치한 I/Q 복조기의 비선형성, 기저대역 I/Q 신호의 위상 불일치 및 복조기와 연산 증폭기에서 발생되는 DC offset이 있다. 이 중 I/Q 복조기에서 발생하는 비선형성은 보상 할 수 없기 때문에 비선형 특성이 우수한 소자를 사용하여 비선형성의 발생을 줄여 주어야 한다^[5].

본 논문에서는 Cartesian 피드백의 성능을 저하시키는 주요 원인들을 simulation을 통하여 분석하고, 제작을 통하여 선형성 개선 결과를 비교 분석하였다. 제2절에서는 Cartesian 피드백 송신기의 기본원리와 시스템 모델링에 대하여 설명하였으며, 제3절에서는 시스템 simulation을 통하여 시스템에서 발생 할 수 있는 I/Q 신호 위상 및 이득 불일치와 DC offset이 선형성 개선 효과에 미치는 영향을 기술하였다. 이어 제4절에서 simulation을 통하여 제작된 시스템의 측정 결과를 분석하였으며, 마지막으로 결론에서 연구 결과를 정리하였다.

II. Cartesian 피드백 송신기

그림 1은 Cartesian 피드백 시스템을 간략화한 회로도이며, 동작 원리는 다음과 같다. 기저대역에서 90° 의 위상 차이를 가지는 변조된 I/Q 신호가 감산회로의 입력으로 인가된다. 이러한 위상차를 가지는 두 신호는 필터와 상향 변환기를 통하여 낮은 전력




그림 1. Cartesian 피드백 시스템

Fig. 1. Diagram of the Cartesian feedback system.

의 RF 신호로 변환되며, 주 증폭기의 입력으로 인가된다. 인가된 RF 신호는 주 증폭기를 통하여 높은 출력 전력을 나타내게 되며, 결합기 및 isolator와 안테나를 거쳐 전송된다. 이러한 과정은 일반적인 송신기의 구조를 나타내며, Cartesian 피드백 송신기를 구성하는 개 루프 구조를 의미한다.

전력 증폭기의 출력 신호 중 결합기로 인가된 RF 신호의 일부는 결합계수만큼 감쇠된 후 가변 감쇠기를 통하여 하향 변환기의 입력으로 인가된다. 인가된 RF 신호는 하향 변환기에서 복조 과정을 통해 기저대역 신호로 변환되며, 감산 회로 중 다른 하나의 입력으로 사용된다. 이러한 과정을 통해 피드백 된 신호는 전력 증폭기에 의한 비선형성과 피드백 루프를 구성하는 소자에 의해 발생하는 비선형성을 포함하고 있으며, 감산 회로를 통해 최초 입력 신호와 비교된다. 즉, 최초 I/Q 입력 신호와 피드백 된 I' / Q' 신호의 비교를 통해 애러 신호를 발생시키게 되며, 피드백 되는 신호의 크기에 따라 왜곡 성분의 개선 량을 결정하게 된다. 이러한 구조를 폐 루프 구조라 한다.

그림 2는 피드백 시스템의 간략화된 모델이다. 시스템에서 발생되는 왜곡 성분은 크게 forward 경로상의 전력 증폭기에 의한 D_{FW} 성분과 피드백 경로를 구성하는 다양한 소자에 의한 D_{FB} 성분으로 나눌 수 있다.

$$Y = \frac{X}{B} + \frac{D_{FW}}{AB} + \frac{D_{FB}}{B} \quad (A = (Ge + Gf + Ga)) \quad (1)$$

식 (1)은 그림 2에 나타낸 피드백 시스템의 전달함수에 대한 식으로 forward 경로상의 왜곡 성분(D_{FW})




그림 2. Cartesian 피드백 시스템의 모델

Fig. 2. Model of the Cartesian feedback system.

이 루프의 이득(AB)만큼 감소됨을 보여준다. 이것은 forward 경로상의 이득 성분인 A ($=Ge \times Gf \times Ga$)를 이용하여 전력 증폭기에서 발생한 왜곡 성분을 개선할 수 있음을 보여준다. 그러나 피드백 경로에서 발생하는 왜곡 성분(D_{FB})은 개선되지 않고 출력됨을 알 수 있다. 따라서 피드백 루프에서 발생하는 왜곡 성분을 최소화하기 위하여 하향 변환기의 구성 요소 중 가장 큰 왜곡 성분을 발생시키는 복조기는 선형성이 우수한 소자를 선택해야 한다. 또한, 피드백 루프의 선형성이 전체 시스템을 통한 선형성 개선량에 큰 영향을 미침을 수식으로 확인할 수 있다.

III. Simulation

이전 절에서 언급한 Cartesian 피드백 시스템의 동작 특성을 분석하기 위하여 ADS simulation을 이용하여 Cartesian 피드백 시스템을 구성하였다. 그림 3은 ADS를 이용하여 구현한 Cartesian 피드백 시스템의




그림 3. 전체 시스템의 ADS simulation 셋업

Fig. 3. Simulation setup for the Cartesian feedback system using ADS.

표 1. Simulation 조건

Table 1. Simulation conditions.

Frequency	859 MHz	
Tone spacing	12.5 kHz	
Input power	9 dBm	
Input LO	0 dBm	
Output power	43 dBm	
IMD3 (개/폐 루프)	-32 dBc	-54 dBc

simulation 셋업이며, 크게 Mod_block, Demod_block, PA_block 및 Phase shift_block으로 구성되어 있다.

PA_block은 peak-envelope-power(PEP) 30 W급 트랜지스터인 Freescale사의 MRF9030을 이용하여 출력 전력 43 dBm에서 -32 dBc의 IMD3 특성을 가지고도록 구현하였으며, Phase shift_block으로 LO 입력 전력의 위상을 변화시킬 수 있도록 셋업을 구현하였다. 시스템 simulation시 피드백상의 이득과 DC offset을 변화시키고, LO입력 전력의 위상을 변화시켜 I/Q 신호의 위상 및 이득 불일치, DC offset에 따른 결과를 simulation을 통해 예측하였으며, 표 1에 이러한 simulation 조건을 나타내었다.

3-1 I/Q 복조기의 이득 및 위상 불일치

복조기에서 발생되는 비선형성으로는 혼합기의 이득 및 위상 불일치, DC offset 등이 있으며, 복조기에서 발생되는 비선형성의 경우 높은 선형성을 가지




그림 4. I/Q 이득 불일치에 따른 출력 전력 및 IMD-3 변화

Fig. 4. Changes for the output power and IMD3 according to the I/Q gain error.

는 소자를 이용하여 해결하는 방법과 외부에 추가적인 보상 회로를 구현함으로써 시스템 상에서 보상을 해주는 방법이 있다.

그림 4는 I/Q 경로를 통과한 두 신호의 이득 불일치에 따른 Cartesian 피드백 시스템의 출력 전력과 선형성 변화를 나타낸다. Simulation을 통해 I/Q 경로의 이득 차이가 -3 dB 에서 $+3\text{ dB}$ 까지 변화하는 동안 출력 전력은 44.7 dBm 에서 41.7 dBm 로, IMD3 성분은 -46 dBc 에서 -57 dBc 까지 변화하였다. 이러한 결과는 I/Q 이득 차이에 의해 원하지 않는 출력 전력의 변화가 발생한 것을 의미한다. 따라서 일정한 출력 전력을 유지하기 위해서는 I/Q 경로를 통한 두 신호 사이의 이득의 차이를 최소화해야 한다. 이와 더불어 I/Q 신호의 차이에 의한 출력 전력의 증감에 따라 IMD3의 크기에 감소와 증가가 발생하는 것으로 보아, Cartesian 피드백 시스템의 선형성 개선량은 일정하지만 전력 증폭기의 출력 전력에 의해 IM3 성분의 크기가 변화하게 되어 전체 시스템의 선형성이 변화가 발생하는 것을 확인할 수 있다.

그림 5는 위상 불일치에 따른 출력 전력과 선형성의 변화를 나타내었다. Simulation을 통해 Demod 입력으로 들어가는 LO 전력 신호의 위상을 Phase shift_block에서 변화시켜 I와 I', Q와 Q'신호의 위상 차가 -60° 에서 60° 까지 변할 경우 출력 43 dBm 에서 비선형성이 $\pm 6\text{ dB}$ 정도의 범위에서 변화하는 것을 확인할 수 있다. 따라서 최적의 선형성 개선량을 얻




그림 5. I/Q 위상 불일치에 따른 출력 전력 및 IMD-3 변화

Fig. 5. Changes of the output power and IMD3 according to the I/Q phase error.




그림 6. DC offset에 따른 LO 전력

Fig. 6. LO power according to the DC offset.

기 위해서는 위상의 불일치를 적절하게 보상해 주어야 한다.

3-2 DC Offset

DC offset의 경우, 피드백 경로의 복조기와 증폭기 및 연산 증폭기에 의해 주로 발생되며, local oscillator (LO) 출력에 직접적인 영향을 미치게 되므로 시스템의 성능을 열화시키는 요인으로 작용하게 된다. Simulation을 통해 그림 6에서처럼 DC offset이 0 mV 에서 100 mV 발생함에 따라 LO의 출력 전력이 $-\infty$ 에서 $+20\text{ dBm}$ 으로 변화하였다. 이는 DC offset의 발생에 따라 전체 시스템 성능의 안정성에 큰 영향이 있음을 보여준다. 따라서 실제 시스템 구현시 DC offset을 보상할 수 있는 회로를 삽입하여 DC offset을 최소화 하여야 한다.

IV. 설계 및 제작

Simulation을 통하여 얻어진 데이터를 이용하여 전체 시스템을 제작한 후, 피드백 투프의 이득에 따른 선형성 개선량을 측정하였다.

4-1 전체 시스템 이득

그림 7과 표 2에 나타낸 바와 같이 각 단의 이득을 통하여 전체 이득을 계산한 결과 23 dB 의 이득을 가지는 피드백 시스템을 구성하였으며, 이득만큼 IMD-3 성분의 제거 효과를 가져 올 것으로 예상하였다.




그림 7. 통합 시스템 블록

Fig. 7. Total system block diagram.

표 2. 통합 시스템 이득 계산

Table 2. Total system gain calculation.

개 루프 이득	74 dB
폐 루프 이득	51 dB
루 프 이득	23 dB

4-2 시스템 구성

그림 8은 제작된 각 block을 나타내었으며, 표 3은 각 block에서 사용된 소자들을 나타낸 것이다.

4-3 선형성 측정 결과

각 단별로 측정된 부품들을 시스템 구성에 맞추어서 루프를 형성한 후, 선형화 특성을 측정하였다. 표 4에 나타낸 것처럼 12.5 kHz의 tone spacing을




그림 8. 실제 제작된 Cartesian 피드백 송신기
Fig. 8. Photograph of the implemented Cartesian feed-back system.

표 3. 구성 소자들

Table 3. Used components.

Block	Part Number
Mod	RF2480(RFMD)
PA	Driver -MHL9838(freescale)
	Main - MRF9030(freescale)
Demod	SYM-22H Mixer(Mini-circuits)
Base-band signal	Agilent E4438C

표 4. 측정 조건(two-tone)

Table 4. Test conditions(two-tone).

기저대역 신호 주파수	12.5 kHz
Carrier 주파수	859 MHz
루프 이득	23 dB
출력 전력	43 dBm

가지는 two-tone 신호를 인가하여 출력 전력 43 dBm에서 선형성 개선 효과를 측정하였다.

그림 9는 출력 전력 43 dBm의 경우, 개 루프에서 폐 루프 형성에 따른 이득 감소를 나타내고 있다. 즉, 폐 루프가 구성됨에 따라 전체 시스템의 이득이 20 dB임을 보여준다. 따라서 동일한 출력 전력에서 IMD3 성분을 측정하기 위해서는 입력 전력을 변화시켜야 한다.

그림 10은 출력 전력 43 dBm에서의 개 루프와 폐 루프의 선형성 측정 결과이다. 이는 전체 루프 이득




그림 9. 폐 루프와 개 루프의 출력 신호 비교(two-tone)
Fig. 9. Comparison for the two-tone power spectral densities.




그림 10. 폐 루프에서의 선형성 개선 효과를 측정한 결과(two-tone)

Fig. 10. Measured IMD3 for the closed-loop(two-tone).

(약 23 dB)에 해당하는 선형성 개선 효과를 보여주는 것이며, 폐 루프 형성으로 발생되는 20 dB의 이득 감소만큼 선형성 개선 효과를 나타낸다. 전체 시스템의 출력 전력 43 dBm에서 측정한 결과, 개 루프에서 -32 dBc 를 나타내던 IMD3 특성이 폐 루프에서 -54 dBc 의 IMD3 특성을 나타내었다. 이는 20 dB의 이득 손해에 대하여 22.4 dB의 선형성 개선 효과를 나타낸 것이며, simulation을 통한 시스템의 선형성 개선 결과와 측정치가 매우 유사하다는 것을 보여주고 있다.

V. 결 론

Cartesian 피드백 방식은 전력 증폭기의 선형성을 개선시키는 기법으로 피드백에 의한 대역 특성의 제한때문에 협·대역 신호를 사용하는 시스템에 주로 사용된다. 이론적으로 비선형성 감쇄는 루프 이득에 따라 결정된다고 알려져 있다. 그러나 피드백 경로의 I/Q 복조기에서 발생되어지는 이득 및 위상의 불일치와 DC offset으로 인해 송신기의 출력 신호에 원

하지 않는 이미지 신호와 반송파 신호로 인해 선형성 개선 효과가 저하되는 결과를 초래하게 된다.

본 논문에서는 이득 및 위상의 불일치, DC offset에 따른 시스템 성능 열화를 simulation을 통해 분석하였고, 이를 바탕으로 전체 시스템을 구현한 후 two-tone 신호를 인가하였다. 이때 출력 전력 43 dBm에서 전체 시스템의 이득 23 dB만큼 개선된 -54 dBc 의 우수한 IMD3 특성을 나타내었다. 이는 전체 시스템 이득만큼 선형화를 이루었음을 의미한다. Simulation을 통해 성능을 열화시킬 수 있는 요인들을 분석하였고, 이를 실제 시스템에 적용하여 제작한 결과 Cartesian 피드백 방식을 이용한 송신기가 협·대역 통신 시스템에 적용 가능함을 확인하였다.

참 고 문 헌

- [1] Y. Yang, Y. Kim, J. Yi, J. Nam, B. Kim, W. Kang, and S. Kim, "Digital controlled adaptive feedforward amplifier for IMT-2000 band", in *IEEE MTT-S*, pp. 1487-1490, 2000.
- [2] H. Park, D. Baek, K. Jeon, and S. Hong, "A predistortion linearizer using envelope-feedback technique with simplified carrier cancellation scheme for class-A and class-AB power amplifiers", *IEEE Trans. Microwave Theory Tech.*, vol. 48, no. 7, pp. 898-904, Jun. 2000.
- [3] B. Razavi, *RF Microelectronics*, Prentice-Hall, pp. 313-320, 1998.
- [4] P. B. Kenington, *High-Linearity RF Amplifier Design*, Artech House, pp. 262-267, 2000.
- [5] J. Dawson, T. Lee, "Automatic phase alignment for high bandwidth cartesian feedback power amplifiers", in *Proc. IEEE Radio and Wireless Conf.*, pp. 71-74, 2000.

김 민 수



2005년 2월: 인천대학교 전자공학과 (공학사)
 2006년 2월~현재: 성균관대학교 전기전자컴퓨터공학부 석사과정
 [주 관심분야] 송신 시스템 및 선형화기 설계

조 한 진




1997년 2월: 성균관대학교 전자공학과 (공학사)
 1999년 2월: 성균관대학교 전자공학과 (공학석사)
 2006년 3월~현재: 성균관대학교 전기전자컴퓨터공학부 박사과정
 [주 관심분야] 송신 시스템 및 선형화기, RF 고효율 전력 증폭기 설계

안 건 현



2005년 2월: 안양대학교 전자공학과 (공학사)
 2005년 9월~현재: 성균관대학교 전기전자컴퓨터공학부 석사과정
 [주 관심분야] RF 고효율 전력증폭기 및 선형화기 설계


정 성 찬



1998년 2월: 성균관대학교 전자공학과 (공학사)
 2000년 2월: 성균관대학교 전기전자컴퓨터공학과 (공학석사)
 2006년 8월: 성균관대학교 정보통신공학과 (공학박사)
 2006년 8월~현재: 성균관대학교 박사후 연구원

[주 관심분야] RF 전력 증폭기 및 선형화기, 단말기 및 기지국용 고효율 증폭기

박 현 철



2006년 2월: 성균관대학교 정보통신공학과 (공학사)
 2006년 2월~현재: 성균관대학교 전기전자컴퓨터공학부 석사과정
 [주 관심분야] HBT와 CMOS 공정의 선형화 및 고효율 전력 증폭기 설계

반 주 호




2006년 2월~현재: 성균관대학교 전기전자컴퓨터공학부 학부생
 [주 관심분야] RF 고효율 스위칭모드 전력 증폭기, 선형화기 설계

정 종 혁




2006년 8월~현재: 성균관대학교 전기전자컴퓨터공학부 학부생
 [주 관심분야] RF 고효율 전력증폭기 및 선형화기 설계

권 성 육



2006년 8월~현재: 성균관대학교 전기전자컴퓨터공학부 학부생
 [주 관심분야] RF 고효율 전력 증폭기 및 선형화기 설계

임 경 훈



2007년 2월: 단국대학교 전자전기
컴퓨터공학부 졸업 예정
2007년 현재: 성균관대학교 전기전
자컴퓨터공학부 석사 과정 입학
예정
[주 관심분야] RF 고효율 전력 증폭
기 및 선형화기 설계

김 재 영



1998년 2월: 경북대학교 전자공학
과 (공학사)
1998년 1월~현재: 삼성탈레스(주)
선임연구원
[주 관심분야] 초고주파 회로설계,
OFDM 통신시스템 등

송 성 찬



2001년 2월: 한국항공대학교 항공전
자공학과 (공학사)
2003년 2월: 한국항공대학교 항공전
자공학과 (공학석사)
2002년 11월~현재: 삼성탈레스(주)
선임연구원
[주 관심분야] 전자파 수치해석, 초

고주파 회로설계, 레이다 등

양 영 구



1997년 2월: 한양대학교 전자공학
과 (공학사)
2002년 2월: 포항공과대학교 전자
전기공학과 (공학박사)
2002년 3월~2002년 7월: 포항공과
대학교 전자전기공학과 박사후
연구원
2002년 8월~2005년 2월: Skyworks Solutions Inc. (Senior
Electronic Engineer)
2005년 3월~현재: 성균관대학교 정보통신공학부 조교수
[주 관심분야] 초고주파 회로설계, 무선 통신 송/수신기 시
스템 설계, 비선형 회로 분석 및 시뮬레이션 기법 연구