

ZnO 바리스터의 유전 특성과 등가회로

Dielectric Properties and a Equivalent Circuit of ZnO-Based Varistor

盧 壹 守* · 姜 大 夏†

(Il-Soo Rho · Dae-Ha Kang)

Abstract - In this study a low-signal equivalent circuit based on the Double Schottky Barrier model is proposed for ZnO-based varistor. Since pin-lead inductance and stray capacitance are considered in pin-lead type ZnO varistor these inductance and capacitance could be removed from the experimental dielectric data of the varistor. According to the equivalent circuit simulation results the higher the varistor-voltage of varistor sample the capacitance of dielectric layer is larger, and the capacitances of semiconducting layer and depletion layer are smaller, while the parallel resistances of semiconducting layer and depletion layer are more larger values. Spectra of the dielectric loss factor $\tan\delta$ show 2 peaks in low frequency and high frequency regions respectively. The low-frequency peak is due to the relaxation by deep donors and the high-frequency peak is due to the relaxation by shallow donors. Above results are well consistent with the theoretical mechanism of ZnO varistor.

Key Words : Double Schottky Barrier model, semiconducting layer, depletion layer, shallow donor, deep donor

1. 서 론

산화아연(ZnO)은 흥미로운 응용분야가 많으므로 과거 십 수 년에 걸쳐 많은 관심을 끌어왔다. 다결정 ZnO는 세라믹 바리스터[1], 투명도체[2], 가스센서[3] 또는 인광체[4]로서 널리 사용된다. GaN과 조합한 조밀 격자는 최근 에피택셜 GaN의 성장을 위한 기판으로서 사용할 수 있게 되었으며 [5], ZnO 단결정에 대한 고도의 전자광학적 응용이 최근 Look[6]에 의해 재조명 되었다. 기본적 관점에서 이와 같은 모든 응용은 본질적 점결합의 농도 및 전자구조에 크게 의존한다. 과거 ZnO내의 본질적 점결합의 형성 에너지와 전자 구조가 많은 관심을 끌어왔다. ZnO는 Zn원자 간의 간극사이트에 의한 비화학적 양론에 대하여는 잘 알려져 있으며 소위 본질적 결함이라고 하는 간극을 포함하고 있는 것으로 인식되고 있다[7]. 이러한 본질적 결함의 측면에서 ZnO는 n-형 반도체이다. 이러한 결함은 전도대보다 약간 낮은 금지대 내에 도너 사이트 층을 형성하여 그 에너지 갭(gap)을 감소시킴으로써 ZnO의 도전성을 초래한다. 간극내의 주성분인 Zn원자는 2가지로 이온화 되어 약간의 자유전자를 공급하는 것으로 가정된다[8]. 이러한 자유전자는 전도대로 이동하여 ZnO의 도전율을 높이며 이 도전율은 다른 외적 결함에 의해서도 증가할 수 있다. 이와 같이 ZnO를 포함한 반도체에 있어서 입계를 통하여 일어나는 전하수송에 관한 일반적 분석의 기본 틀은 Pike[9], Blatter[10], Fernandez[11] 등

에 의한 문헌에 전개되어 있다. 이 문헌들에 의하면 이중쇼트키장벽 모델에 의해 poly-Ge, poly-Si, GaAs, BaTiO₃ 또는 ZnO와 같은 주요물질의 정상상태 및 비정상상태의 전하수송 특성에 대한 유용하고 일반적인 설명을 얻을 수 있다. 바리스터는 서-지에 대한 피 보호기기와 병렬로 연결하여 사용하며 정상상태에서 전체적 회로를 취급할 경우 바리스터의 정상상태 등가회로가 필요하다. 또한 이러한 등가회로의 특성파라미터는 바리스터의 성능분석에도 유용하게 이용할 수 있다.

본 연구에서는 ZnO와 같은 입계형 바리스터에 대하여 이중쇼트키장벽 모델을 기초로 한 거시적 등가회로를 제안하고 그 특성을 분석하고자 한다.

2. 이중쇼트키장벽 모델

이중쇼트키장벽 모델은 일반적으로 다결정 반도체에 적용하는 이론으로서 이 구조의 해석에 관한 연구가 광범위하게 이루어져왔다. 그 중 가장 비중 있는 문헌 중의 하나가 1984년에 Pike에 의해서 발표된 문헌[9]이며, 전도대(conduction band) 바로 밑의 금지대(forbidden band)에 존재하는 도너(shallow donor)를 고려한 것이다. 이 도너에 대한 상대적 자유전자는 공핍층(depletion layer)의 계면에 일부가 트랩되고 나머지는 공핍층이 아닌 결정립의 전도대에 자유전하로서 존재한다. 이 모델에 의하면 공핍층의 전위장벽 때문에 반도체의 항복전압(breakdown voltage)이하에서는 자유전자가 그 전위장벽을 넘을 수 없는 상태로 되어 일종의 쌍극자 형태를 유지하게 된다. 그 후 SrTiO₃, ZnO 등의 다결정 입계(grain boundary)형 바리스터에 대한 전하수송 이론에 관한 연구가 활발히 진행되어 1986년에 Blatter

* 正 會 員 : 釜慶大 工大 電氣工學科 博士課程

† 교신저자, 正會員 : 釜慶大 工大 電氣制御工學部 教授 · 工博
E-mail : kiece@kiece.or.kr

接受日字 : 2007年 7月 31日

最終完了 : 2007年 10月 5日

등[10]에 의해, Pike가 취급한 셸로우도너(shallow donor)의 공핍층의 금지대내에 깊게 트랩되는 딥도너(deep donor)를 고려하여 전하수송이론을 전개하였다. 이 딥도너의 상대 전자는 공핍층의 계면에 불연속적 전자상태(electronic states)를 갖고 트랩(trap)되어 있으며 이 경우도 서로 쌍극자 형태를 유지하게 된다. 이 문헌들에서는 외부바이어스 전압을 인가한 경우를 모델로 하였으므로 매우 일반성을 띤 문헌으로 볼 수 있다. 이상의 두가지 모델을 비교할 경우 딥도너가 존재하지 않는 경우는 전위장벽(potential barrier)의 높이가 비교적 낮다고 할 수 있으며 딥도너가 있는 경우는 전위장벽의 높이가 높다고 할 수 있다. 그 후 바리스터의 어드미턴스, 특히 정전용량과 이중쇼트키장벽 모델의 관계에 관한 연구가 활발히 진행되었으며, 특히 Fernandez와 Frutos[11]는 Blatter 등의 것과 동일한 이중쇼트키장벽 모델을 사용하여 ZnO 등의 세라믹 반도체에 적용할 수 있는 바리스터의 정전용량에 관한 이론을 전개하였다. 또 이들은 2005년의 문헌[14]을 통해, 바이어스전압이 없는 소신호 교번전압을 ZnO 바리스터에 인가하여 딥도너의 존재를 확인하였다. 본 연구는 바이어스 전압이 없는 소신호에 관한 것이므로 이것에 대하여 기술하기로 한다.

다결정 반도체 세라믹스의 특징은 단결정 반도체와 달리 필연적으로 결정과 결정간의 입계가 존재하고 있다는 점이며, 이 입계는 전기적으로 활성이므로 바리스터의 전기적 특성을 크게 지배하고 있다. 즉, 입계에는 결정의 주기성이 결여되어 있으며, 전위(dislocation), 격자결함의 밀집, 불순물 원소의 존재 및 이상(異相)의 형성등 결정립(grain)내에서와 다른 상황에 있으며[12], 전자적으로도 계면준위가 형성된다. 입계를 구성하는 물질은 이상과 같이 결함이나 도펀트(dopant)등을 포함하고 있어서 밴드갭 에너지대의 전자상태를 갖는다. 따라서 바리스터 물질은 그림 2.1의 위쪽 그림과 같이 반도체입자-경계-반도체입자의 구성으로 가정된다[13]. 그림 2.1의 아래쪽 그림은 두 결정립이 접합되어 있는 상태를 나타낸다.그림 2.1에서 E_c 는 전도대, E_F 는 결정립의 페르미준위, E_v 는 밸런스밴드(valence band), d 는 공핍층의 폭, n_t 는 전자상태밀도를 나타낸다.

이와 같이 두 결정립이 접합될 경우, 열역학적 평형을 위해 일부의 전자들은 깁스(Gibbs)의 전자당 자유에너지가 입계 전체적으로 같아질 때까지 이동하며 나머지 전자들은 공핍층이 아닌 전도대에 자유전자로서 남게 된다. 이와 같이 입계로 유입된 전자들은 결함과 도펀트에 의해 트랩(trap)되어 페르미준위를 국부적으로 증가시키며, 이러한 현상은 페르미준위가 입계 전체적으로 같아질 때까지 계속된다. 열역학적 평형상태에서는 트랩상태를 점유하고 있는 전자에 의해 얻어지는 화학적 에너지 즉, 구속에너지(binding energy)가 결정립의 내부로부터 입계로 전자를 이동시키는데 요하는 정전에너지와 같다. 이와 같은 평형상태에서는 트랩된 전자들이 경계에서 부전하의 막으로 작용하며, 경계의 양쪽에 정으로 대전되어 있는 도너 사이트(donor site)층을 남기게 된다.

따라서 이러한 결과는 그 경계지역에 정전계를 유발하여 전위장벽 즉, 이중쇼트키장벽을 초래한다. 이상의 설명이 일반적으로 다결정 반도체의 전하수송 이론을 설명하기 위한 모델이다[6,9]. 그러나 이 모델의 공핍층에서 적용하고 있는




그림 2.1 다결정 세라믹스에 대한 이중쇼트키장벽 모델
Fig. 2.1 Double Schottky Barrier mode for polycrystalline ceramics

도너는 전도대 바로 밑의 금지대에 존재하는 셸로우 도너이며 다결정 세라믹 바리스터이론에 적용하는 데에는 무리가 있고 다수의 셸로우도너가 존재하지 않는다는 보고[7]가 있다. 따라서 최근에는 셸로우도너 외에 금지대에 깊이 존재하는 도너 즉 딥도너를 함께 고려한 이중쇼트키장벽 모델을 입계형 다결정 바리스터의 이론에 적용하고 있다[10,11,14].

그림 2.2는 이상의 셸로우도너 및 딥도너를 함께 고려한 이중쇼트키장벽 모델을 나타낸다. $E_c(x) = -e\phi(x)$ 는 전도대의 평형상태 구조이며 $\phi(x)$ 는 정전포텐셜, $\phi_B = -\phi(x)_{x=0}$ 은 장벽높이이다. 전도대의 캐리어 농도는 N_0 로서 에너지 $E_0(x)$ 를 갖는 임의의 이온화된 셸로우도너에 대응하며, 벌크 내 페르미 준위 위치를 $E_F(-\infty)$ 로 정의하고 전도대와 페르미 준위의 에너지차를 $\zeta = E_c(-\infty) - E_F(-\infty)$ 로 나타낸다. 깊은 곳에 위치해있는 결함은 밀도 N_α , 포획단면 σ_α 및 에너지 $E_\alpha(x)$ 를 갖는다. 여기서 $\alpha = 0, 1, \dots, d$ 는 낮은 위치로부터 깊은 위치까지의 결함위치를 나타낸다. 전도대와 결함에너지는 병렬로 구부러져 있으며[9~11], $\zeta_\alpha = E_c(x) - E_\alpha(x)$ 로서 어디에서든지 일정하다. 상태의 계면밀도 $N_s(E)$ 는 경계에 의존한다. 밴드구조를 결정하는 방정식과 $2d+3$ 개의 미지량 $x_{L\alpha}$, $x_{R\alpha}$ 및 ϕ_B 가 주어짐으로써 Blatter 등[10]에 의해 그 해가 구해져 있다. 시의존 소신호 $V(t) = V_0 e^{j\omega t}$ ($eV_0 \ll k_B T$)를 인가할 때 반도체의 정전용량 $C(\omega)$ 는 식 (2.1)로 주어진다.

$$C(\omega) = \epsilon_0 \epsilon_r \frac{\sum_{\alpha=0}^d r_\alpha(\omega)}{\sum_{\alpha=0}^d x_\alpha r_\alpha(\omega)} \quad (2.1)$$

순환적 정의로서 $r_0(\omega) = 1$ 이며, $r_\alpha(\omega)$ 는 식 (2.2)로 주어진다.

$$r_\alpha(\omega) = \frac{1}{1 + j\omega\tau_\alpha} \frac{\sum_{\mu=0}^{\alpha-1} (x_{L\mu} - x_{L\alpha}) r_\mu(\omega)}{\sum_{\alpha=0}^d (x_{L\mu} - x_{L\alpha}) (N_\mu / N_\alpha)} \quad (2.2)$$




그림 2.2 셀로우도너와 딥도너를 함께 고려한 이중쇼트키장벽 모델

Fig. 2.2 Double Schottky Barrier model considered shallow donors and deep donors

완화시간 τ_α 는 식 (2.3)으로 주어진다.

$$\tau_\alpha = \frac{e}{AT^2 \sigma_\alpha (1+g_\alpha)} e^{\zeta_\alpha / k_B T} \quad (2.3)$$

단 A: Richardson 상수, g_α : 퇴화인수

r_α 는 복소함수로서 간략화 할 수 없는 형식으로 실수부와 허수부가 혼합되어 있다. 이와 같이 딥준위(deep level)들이 서로 결합되어 있어서 합리적, 정량적 정보를 얻기 위해서는 전반적인 피팅(fitting)을 행해야 한다. 따라서 실험 데이터를 통하여 각 딥준위에 대한 개별적 정보는 얻을 수 없으며 거시적 관점에서 취급해야 한다. 이상의 이중쇼트키장벽 모델로부터 거시적 관점에서 ZnO바리스터 구조를 입계의 공핍영역 및 결정립의 반도체영역으로 구분할 수 있다. 공핍영역에는 셀로우도너와 딥도너가 함께 존재하며 딥도너가 지배적이다. 반도체영역에는 셀로우도너만 존재하며 산화물 반도체에서의 일반적 유전특성을 나타내는 유전영역을 포함한다.

3. 등가회로 및 시뮬레이션

3.1 등가회로

제2장에서 설명한 바와 같이 바리스터의 미세구조는 결정립과 이것을 둘러싸고 있는 입계의 매트릭스로 되어있다. 바리스터의 주 구성요소인 결정립은 도전율이 비교적 높으므로 소신호 응답의 경우에는 인가전압의 대부분이 입계에 걸리게 된다. 바리스터 재료는 세라믹스로서 그 유전율은 매우 크다. 또한, 2중쇼트키장벽 모델에서 설명한 바와 같이 반도체성 결정립과 입계로 구성되어 있는 것으로 간주할 수 있다. 따라서 바리스터를 하나의 등가회로로 취급할 경우는 결정립의 반도체성, 유전성 및 입계인 고저항의 공핍층을 고려대상으로 해야 한다. 그러므로 본 연구에서는 이들 고려사항을 다음과 같이 소자화 하였다.

(1) 공핍층 : 고저항 R_B 및 정전용량 C_B 의 병렬로 간주함

또한 결정립의 반도체성 및 유전층을 다음과 같이 소자화 하였다.

(3) 반도체성 : 저저항 R_S 및 정전용량 C_S 의 병렬로 간주함

(4) 유전층 : 콘덕턴스 G_D 및 정전용량 C_D 의 병렬로 간주함

여기서, R_S, C_S, R_B, C_B 는 주파수 의존성이 없으나 G_D 와 C_D 는 유전완화현상에 의하여 다음과 같은 주파수 의존성을 갖는다. 유전층의 정전용량 C_D^* 는 유전율 ϵ^* 에 대하여 식 (3.1)과 같은 관계식을 갖는다.

$$C_D^* = \frac{S}{t} \cdot \epsilon^* \quad (3.1)$$

단, S : 전극면적 t : 유전체의 두께
따라서, C_D^* 는 다음과 같이 쓸 수 있다.

$$C_D^* = \frac{S}{t} \cdot \frac{\Delta\epsilon}{1+(j\omega\tau)^\beta} = \frac{\Delta C}{1+(j\omega\tau)^\beta} = C' - jC'' \quad (3.2)$$

단, $\Delta C = \frac{S}{t} \cdot \Delta\epsilon$, C' : C_D^* 의 실수부

C'' : C_D^* 의 허수부

등가회로를 위하여 C_D^* 를 어드미턴스 Y_D^* 로 변환하면,

$$Y_D^* = j\omega C_D^* = \omega C' + j\omega C'' = G_D + j\omega C_D \quad (3.3)$$

단, $\omega = 2\pi f$, f : 주파수

$$G_D = \omega C', C_D = C''$$

로 주어진다. 이 식은 콘덕턴스 G_D 와 정전용량 C_D 가 병렬로 연결됨을 의미하며, 주파수 의존성이다. 또한 유전층의 유전손실은 식 (3.4)로 표현된다.

$$\tan\delta_D = \frac{G_D}{\omega C_D} \quad (3.4)$$

이상과 같이 소자화된 요소들을 조합하여 등가회로를 구성하였다. 이 때, 정전용량 및 유전손실은 서로 종속적인 관계이므로 동일 주파수에 대하여 동시조사가 필요하다.

바리스터를 유전층, 반도체성 및 공핍층의 직렬조합으로 가정하면 합성 어드미턴스 및 유전손실은 식 (3.5) 및 식 (3.6)이 된다.

$$Y_{DSB}^* = \frac{1}{\frac{1}{\frac{2}{R_S + j\omega C_S}} + \frac{1}{\frac{2}{G_D + j\omega C_D}} + \frac{1}{\frac{2}{R_B + j\omega C_B}}} = G_{DSB} + j\omega C_{DSB} \quad (3.5)$$

$$\tan\delta_{DSB} = \frac{G_{DSB}}{\omega C_{DSB}} \quad (3.6)$$

식 (3.5)의 정전용량 C_{DSB} 및 식 (3.6)의 $\tan\delta_{DSB}$ 는 순수한 바리스터 물질의 유전특성을 나타낸다.

실제로는 편형 리드부의 인덕턴스 L_0 및 두 전극 사이의 표유 정전용량(stray capacitance) C_0 을 고려해야 하며, 이 L_0 및 C_0 는 주파수에 의존하지 않는다. 따라서 이러한 L_0 및 C_0 을 고려하면 식 (3.5) 및 식(3.6)은 식(3.7) 및 식 (3.8)로 된다.

$$Y_m^* = \frac{1}{\frac{1}{G_m + j\omega C_m} + Y_{DSB} + j\omega C_0} = G_m + j\omega C_m \quad (3.7)$$

$$\tan\delta_m = \frac{G_m}{\omega C_m} \quad (3.8)$$

여기서 G_m 및 C_m 은 식(3.9) 및 식 (3.10)으로 주어진다.

$$G_m = \frac{G_{DSB}}{1 - \omega^2 L_0 \{ \omega^2 L_0 (C_{DSB} + C_0)^2 + 2(C_{DSB} + C_0) + L_0 G_{DSB}^2 \}} \quad (3.9)$$

$$C_m = \frac{(C_{DSB} + C_0) \{ 1 - \omega^2 L_0 (C_{DSB} + C_0) \} - L_0 G_{DSB}^2}{1 - \omega^2 L_0 \{ \omega^2 L_0 (C_{DSB} + C_0)^2 + 2(C_{DSB} + C_0) + L_0 G_{DSB}^2 \}} \quad (3.10)$$

따라서, 측정장치에 의해 측정되는 바리스터의 정전용량 및 유전손실은 C_m 및 $\tan\delta_m$ 이다. 그림 3.1은 이상의 모든 사항을 고려하여 나타낸 편형 리드부 바리스터의 등가회로이다.




그림 3.1 ZnO 바리스터의 등가회로
Fig. 3.1 Equivalent circuit of ZnO varistor

이상의 시뮬레이션에서는 소신호 응답 시 바리스터의 미세구조를 유전층, 반도체층 및 공핍층의 직렬조합으로 보고 있으며, 전극간의 병렬 표유 정전용량 및 편형 리드부의 직렬 인덕턴스를 고려하고 있다. 본 연구에서는 이러한 등가회로 시뮬레이션을 실제 데이터에 적용함으로써 등가회로상의 각종 파라미터를 결정하였다.

3-2. 실험

본 연구에 사용된 ZnO 바리스터는 삼양 전자세라믹(주) 제 상용 바리스터로서 편형 리드부 바리스터이다.

바리스터 전압이 다른 ZnO 바리스터 4개씩을 택하여 실험용 시료로 사용하였다. 바리스터의 외형은 디스크형으로서 직경 및 두께는 표 3.1과 같다. 표 3.2는 각 바리스터의 전기적 특성값을 나타낸다. 정전용량과 유전손실 $\tan\delta$ 는 Agilent사 Precision LCR Meter(4285A)의 정전용량-유전손실 모드(C-D mode)로 측정하였다.

표 3.1 디스크형 ZnO 바리스터의 치수

Table 3.1 dimensions of disc-type ZnO varistors

Model No.	Sample No.	dimensions [mm] (average)	
		diameter	thickness
SVR180D07B-S25	SVR18	7.8	2.9
SVR220D07B-S25	SVR22	7.8	2.8
SVR270D07B-S25	SVR27	7.8	2.6
SVR390D07B-S25	SVR39	7.9	3.2
SVR470D07B-S25	SVR47	8.0	3.3

표 3.2 시료로 선정된 ZnO 바리스터의 특성

Table 3.2 The characteristics of commercial ZnO varistors

Sample No.	Varistor voltage(1mA)[V]			α average
	Min	Vdc	Max	
SVR18	17.6	18	19.1	35.8
SVR22	21.0	22	23.0	39.4
SVR27	26.4	27	28.1	40.0
SVR39	38.8	39	41.4	35.8
SVR47	47.7	47	49.7	35.9

3.3 측정결과 및 커브피팅

순수한 바리스터만의 파라미터는 R_S, C_S, R_B, C_B 외에 G_D 및 C_D 에 포함되어 있는 $\Delta C, \beta, \tau$ 이며, L_0 및 C_0 가 추가된다. τ 는 유전층의 유전완화 시간으로서 완화주파수 $f_m = 1/2\pi\tau$ 의 관계가 있으므로 f_m 을 파라미터로 하였다. 이들의 파라미터를 결정하는 방법으로서 커브피팅(curve-fitting)법을 사용하였으며, 그림 3.2는 이 방법의 개요를 나타낸다.

그림 3.3(바리스터 전압:18[V]) 및 그림 3.4(바리스터전




그림 3.2 커브피팅을 위한 프로그램의 블록 다이어그램
Fig. 3.2 Block diagram of program for the curve-fitting




그림 3.3 바리스터전압 18 [V]시료에 대한 $\tan\delta$ 와 정전용량의 측정결과(o) 및 커브피팅 결과(실선)

Fig. 3.3 Experimental(o) and curve fitting results(solid line) of the varistor sample with varistor voltage 18[V].




그림 3.4 바리스터전압 47 [V]시료에 대한 tanδ와 정전용량의 측정결과(o) 및 커브피팅 결과(실선)

Fig. 3.4 Experimental(o) and curve fitting results(solid line) of the varistor sample with varistor voltage 47[V].

압:47[V])는 실제 데이터에 대한 커브피팅 결과(실선)의 예를 나타낸 것이다. 그림에서 알 수 있는 바와 같이 고주파 영역에서 tanδ 및 정전용량에 핀리드의 인덕턴스와 바리스터의 정전용량에 의한 공진피크가 나타나있다. 측정데이터에 대한 커브피팅 결과 tanδ는 공진 주파수를 초과한 경우를 제외하고는 이론값과 잘 일치하고 있으며, 정전용량은 전 주파수 범위에 걸쳐 아주 잘 일치하고 있다. 이와 같은 사실은 등가회로 시뮬레이션에 커브피팅법을 사용함으로써 핀리 리더부 바리스터에서 나타나는 인덕턴스를 정확하게 분리할 수 있음을 의미한다. 한편 표유 정전용량 C₀은 모든 시료에서 무시할 수 있을 정도로 매우 작은 값을 나타냈다.

3.4 시뮬레이션 결과 및 분석

표 3.3 및 표 3.4는 커브피팅 결과 얻어진 각종 파라미터를 바리스터의 종류별로 정리한 것이다. 이들 파라미터 중 β 및 f_m은 유전층을 구성하고 있는 물질의 고유특성을 나타내며 f_m은 완화 주파수를 나타낸다. β는 쌍극자의 자유도와 관련이 있으며 이 값이 작을수록 쌍극자간의 상호작용이 강한 경향이 있다. 표에 나타난 β값은 모든 바리스터 시료에 있어서 약 0.046~0.066범위에 분포되어 있어 매우 작은 값을 나타내고 있다. 이것은 고체 세라믹스 재료의 경우 쌍극자간의 상호작용이 매우 강함을 의미한다.

완화주파수 f_m은 유전층 구성물질의 고유특성이며 τ = 1 / (2πf_m)에 의해 완화시간을 규정한다. 이 f_m은 모든 시료에 대하여 약 8~9[Hz]사이 에 분포되어 있어서 본 실험에서 사용된 ZnO 바리스터의 유전층이 유사물질로 구성되어 있을 것으로 생각된다.

바리스터의 주요 파라미터인 유전층, 반도체층 및 공핍층의 정전용량 ΔC, C_S, C_B와 바리스터 전압과의 관계를 조사하기 위하여 식 (3.11)에 의하여 동일 두께, 단위면적당의 정전용량으로 환산하였다.

표 3.3 커브피팅법에 의해 결정된 각종 파라미터(평균값)
Table 3.3 Parameters determined by the curve-fitting method (average value)

parameter	Sample		
	SVR18	SVR22	SVR27
ΔC[F]	1.173179 × 10 ⁻⁸	1.216193 × 10 ⁻⁸	1.371092 × 10 ⁻⁸
β	6.198016 × 10 ⁻²	4.623850 × 10 ⁻²	5.00145 × 10 ⁻²
f _m [Hz]	8.826	8.526	8.59917
C _S [F]	9.52315 × 10 ⁻⁸	9.18623 × 10 ⁻⁸	5.457960 × 10 ⁻⁸
C _B [F]	9.519005 × 10 ⁻⁸	9.1869 × 10 ⁻⁸	5.496738 × 10 ⁻⁸
R _S [Ω]	16.3277	16.5063	23.344
R _B [Ω]	8.316466 × 10 ⁸	8.716466 × 10 ⁸	1.68464 × 10 ⁹
L ₀ [H]	2.90123 × 10 ⁻⁸	2.9013 × 10 ⁻⁸	2.80199 × 10 ⁻⁸

표 3.4 커브피팅법에 의해 결정된 각종 파라미터(평균값)
Table 3.4 Parameters determined by the curve-fitting method (average value)

parameter	Sample	
	SVR39	SVR47
ΔC[F]	1.525964 × 10 ⁻⁸	1.58185 × 10 ⁻⁸
β	5.529449 × 10 ⁻²	6.489 × 10 ⁻²
f _m [Hz]	8.699	8.699
C _S [F]	1.13458 × 10 ⁻⁸	8.02458 × 10 ⁻⁹
C _B [F]	1.167384 × 10 ⁻⁸	8.024867 × 10 ⁻⁹
R _S [Ω]	25.344	27.355
R _B [Ω]	1.0568464 × 10 ¹⁰	5.568464 × 10 ¹⁰
L ₀ [H]	3.34099 × 10 ⁻⁸	3.24024 × 10 ⁻⁸

$$C_U = C_f \times \frac{1}{A} \times \frac{t}{t'} \tag{3.11}$$

단 C_U : ΔC, C_S, C_B의 단위면적당 정전용량

C_f : ΔC, C_S, C_B의 값

A = (D/2)²π : 바리스터의 전극면적[mm²]

D : 바리스터의 직경[mm]

t : 바리스터의 두께[mm]

t' : 바리스터의 환산두께[mm]

이 때 비교를 위하여 각 정전용량을 동일 두께인 3[mm]의 경우로 환산하였다. 표 3.5는 단위면적당의 정전용량 ΔC_U, C_{SU}, C_{BU} 값을 바리스터 전압별로 나타낸 것이다.

표 3.5 단위면적당 정전용량

Table 3.5 Capacitances per unit area

Sample	ΔC _U [F/mm ²]	C _{SU} [F/mm ²]	C _{BU} [F/mm ²]
SVR18	2.37454 × 10 ⁻¹⁰	1.927517 × 10 ⁻⁹	1.92668 × 10 ⁻⁹
SVR22	2.37672 × 10 ⁻¹⁰	1.795208 × 10 ⁻⁹	1.79534 × 10 ⁻⁹
SVR27	2.67944 × 10 ⁻¹⁰	1.066616 × 10 ⁻⁹	1.07419 × 10 ⁻⁹
SVR39	3.33037 × 10 ⁻¹⁰	2.47024 × 10 ⁻¹⁰	2.54166 × 10 ⁻¹⁰
SVR47	3.46343 × 10 ⁻¹⁰	1.75697 × 10 ⁻¹⁰	1.75704 × 10 ⁻¹⁰

유전층의 정전용량 ΔC_V 는 바리스터전압이 큰 시료일수록 큰 값을 나타내고 있으며 반도체층 및 공핍층의 정전용량 C_{SV}, C_{BV} 는 바리스터전압이 클수록 작은 값을 나타내고 있다. 이와 같은 사실은 거시적 관점에서 바리스터 전압이 클수록 유전층의 두께는 얇아지고 반도체층 및 공핍층의 두께가 두꺼워짐을 의미한다.

반도체층의 병렬저항 R_S 는 비교적 작은 값이며 공핍층의 병렬저항 R_B 는 매우 높은 값을 나타내고 있다. 또한 이 두 가지 저항은 바리스터전압이 높은 시료일수록 높은 값을 나타내고 있으므로 C_S, C_B 와 함께 바리스터 전압과 관련이 있는 것으로 나타났다.

핀리드의 인덕턴스 L_0 은 $2.8 \sim 3.5 \times 10^{-8} [H]$ 로서 시료에 따른 차이는 측정장치와 핀리드의 접속위치가 다름에 따른 차이인 것으로 생각된다.

그림 3.5 및 그림 3.6은 피팅 결과 얻어진 파라미터 중 인덕턴스 L_0 를 제외한 파라미터들을 기초로 하여 바리스터의 유전특성을 재현한 것이다. 모든 바리스터 시료에서 저주파 영역 및 고주파 영역에 2개의 $\tan\delta$ 피크가 나타나 있다. 또한 정전용량은 주파수의 증가에 따라 저주파 및 고주파의 $\tan\delta$ 피크 주파수 근방에서 급격한 감소현상을 보이고 있다.




그림 3.5 커브피팅에 의해 얻어진 파라미터로써 재현한 ZnO바리스터의 유전특성.

Fig. 3.5 Dielectric properties of ZnO-based varistors reproduced with parameters obtained by the curve fitting.




그림 3.6 커브피팅에 의해 얻어진 파라미터로써 재현한 ZnO바리스터의 유전특성.

Fig. 3.6 Dielectric properties of ZnO-based varistors reproduced with parameters obtained by the curve fitting.

이와 같은 현상은 저주파 및 고주파 영역에서 각각 완화현상이 일어남을 의미한다. 입계형 바리스터에서 인가신호에 대한 응답은 베리어(barrier)의 지연특성에서 비롯된다. 셀로우도너에 의한 완화는 베리어의 높이 ϕ_B 의 시간적 변화와 변위전류의 변조효과에 의한 응답이 거의 순간적으로 시험신호에 따르므로 그 완화시간은 매우 짧다. 반면에 입계에 깊게 존재하는 딥도너에 의한 완화의 완화시간은 매우 길며 거의 정적 상태로 남는다[10, 11]. 따라서 그림 3.5 및 그림 3.6의 고주파영역에 나타난 완화는 셀로우도너에 의한 완화현상이며 저주파영역에 나타난 완화는 딥도너에 의한 완화현상이라 할 수 있다. 특히 저주파영역의 완화주파수는 문헌[14]의 경우와 거의 일치하며 고주파영역의 완화 주파수는 문헌 [15]의 경우와 거의 일치하는 주파수대이다. 이들 완화현상의 완화시간 τ 및 완화주파수 f_m 은 공핍층 및 반도체층의 등가회로 파라미터 C_B, R_B 및 C_S, R_S 를 다음의 식 (3.12) 및 (3.13)에 대입함으로써 산정할 수 있다.

$$\tau = R \times C \tag{3.12}$$

$$f_m = \frac{1}{2\pi\tau} \tag{3.13}$$

표 3.6은 각 바리스터 시료의 완화시간 및 완화주파수를 나타낸다. 셀로우도너에 의한 완화주파수는 $1 \sim 7 \times 10^5 [Hz]$ 로 나타났으며 바리스터 전압이 클수록 높은 경향이 있다. 반면에 딥도너에 의한 완화주파수는 $3.6 \times 10^{-4} \sim 2.1 \times 10^{-3} [Hz]$ 로 나타났으며 바리스터 전압이 클수록 낮은 경향이 있다. 이와 같은 사실은 딥도너는 교변 소신호에 대하여 그 응답이 매우 어려우며 셀로우도너는 매우 쉬움을 의미한다. 따라서 ZnO 바리스터의 경우 바리스터전압은 주로 공핍층의 딥도너의 영향을 크게 받는다고 할 수 있다.

이것은 Kohan 등[7]에 의해 발견된 바와 같이 ZnO에서는 셀로우도너 특성을 가진 대규모의 결함(majority defects)이 존재하지 않는다는 사실과도 일치한다.

이상의 시뮬레이션 결과로부터 본 연구에서 입계형 바리스터에 대하여 제안한 등가회로가 이중쇼트키장벽 모델을 기초로 한 바리스터의 이론적 기구에 잘 부합함을 알 수 있다.

표 3.6 shallow donor 및 deep donor에 의한 완화의 완화시 및 완화주파수

Table 3.6 Relaxation times and relaxation frequencies of the relaxations by shallow donor and deep donor

Sample	shallow donor		deep donor	
	$\tau [s]$	$f_m [Hz]$	$\tau [s]$	$f_m [Hz]$
SVR18	1.5549×10^{-6}	1.024×10^5	79.16	2.01×10^{-3}
SVR22	1.5163×10^{-6}	1.05×10^5	80.08	1.99×10^{-3}
SVR27	1.2741×10^{-6}	1.25×10^5	91.95	1.732×10^{-3}
SVR39	2.8755×10^{-7}	5.54×10^5	123.38	1.29×10^{-3}
SVR47	2.195×10^{-7}	7.254×10^5	446.86	3.56×10^{-4}

4. 결 론

본 연구에서는 이중쇼트키장벽 모델을 기초로 하여 ZnO 바리스터의 소신호 등가회로를 제안하였다. 이 등가회로는 핀리드부 바리스터의 인덕턴스 및 표유정전용량을 고려함으로써 바리스터의 유전 측정 데이터로부터 이들을 분리할 수 있다. 이 등가회로의 시뮬레이션 결과에 의하면 바리스터전압이 큰 시료일수록 유전층의 정전용량은 커지며 반도체층 및 공핍층의 정전용량은 작은 값을 나타낸다. 반면에 반도체층 및 공핍층의 병렬저항은 바리스터전압이 클수록 큰 값을 나타낸다. 또한 $\tan\delta$ 에 있어서 저주파 및 고주파 영역의 2개의 peak가 발견되었다. 저주파 피크는 딥도너에 의한 완화이며 고주파 피크는 셸로우도너에 의한 완화를 의미한다. 이상의 결과는 ZnO 바리스터의 이론적 기구에 잘 부합한다.

참 고 문 헌

[1] Clarke D. R. "Varistor ceramics", J. Am. Ceram. Soc. Vol. 82, Issue 3, pp.484-502, 1999.

[2] Tadatsugu Minami, Hiroto Sato, Hidehito Nanto and Shinzo Tkata, "Group III Impurity Doped Zinc Oxide Thin Films Prepared by RF Magnetron Sputtering", Jpn. J. Appl. Phys., Vol. 24, L781-L784, 1985.

[3] Lin Feng-Cang, Tkao, Yuji, Shimizu, Yasuhiro, Egashiro, Makoto, "zinc oxide varistor gas sensors: effect of Bi₂O₃ content on the H₂-sensing properties", J. Am. Ceram. Soc., Vol. 78, Issue 9, pp.2301-2306, 1995.

[4] K. Vanheusden, W. L. Warren, C. H. Seager, D. R. Tallant and J. A. Voigt, "Mechanisms behind green photoluminescence in ZnO phosphor powders", J. Appl. Phys., Vol. 79, Issue 10, pp.7983-7990, 1996.

[5] F. Hamdani, A. E. Botchkarev, H. Tang, W. Kim, and H. Morkoc, "Effect of buffer layer and substrate surface polarity on the growth by molecular beam epytaxy of GaN on ZnO", Appl. Phys. Lett., Vol. 71, Issue 21, pp.3111-3113, 1997.

[6] D. C. Look, "Recent advances in ZnO materials and devices", Mater. Sci. Eng. B, Vol. 80, Issue 1-3, pp.383-387, 2001.

[7] Kohan A. F., Ceder G. Morgan D. and Van de Walle C. G., "First principles study of native point defects in ZnO", Phys. Rev. B, Vol. 61, pp.5019-5027, 2000.

[8] A. Sedky, M. Abu-Abdeen and Abdalaziz A. Almulhem, "Nonlinear I-V characteristics in doped ZnO based-ceramic varistor", Physica B: Condensed Matter, Vol. 388, Issue 1-2, pp.266-273, 2007.

[9] Pike G. E., "Semiconductor grain-boundary admittance: Theory", Phys. Rev. B, Vol. 33, pp.3274-3276, 1984.

[10] Blatter G. and Greuter F., "Carrier transport through grain boundaries in semiconductors", Phys. Rev. B, Vol. 54, pp. 3952-3966, 1986.

[11] D. Fernandez-Hevia and J. de Frutos, "Mott-Schottky behavior of strongly pinned double Schottky barriers and characterization of ceramic varistors", J. Appl. Phys., Vol. 92, pp.2890-2898, 2002.

[12] 向江和郎, "バリスタの導電機構", エレクトロニク・セラミクス, 89 5月号 バリスタ特輯, pp. 19-25, 1989.

[13] David R. Clake, "Varistor Ceramics", J. Am. Ceram. Soc., Vol. 82, No. 3, pp. 485-502, 1999.

[14] D. Fernandez-Hevia, A. C. Cballeo, J. de Frutos and J. F. Fernandez, "Dominance of deep over shallow donors and non-Debye response of ZnO-based varistors", J. Europ. Ceram. Soc., Vol. 25, pp.3005-3009, 2005.

[15] Lionel. M. Levinson and H. R. Philipp, "AC properties of metal-oxide varistors", J. Appl. Phys. Vol. 47(3). pp. 1117~1122, March 1976.

저 자 소 개



노 일 수 (盧 壺 守)

1973년 2월 25일생.
 1999년 부경대 전기공학과 졸업
 2001년 부경대 대학원 졸업(석사)
 2007년 현재 동 대학원 전공학과 대학원 박사과정
 Tel : 051) 620-1432
 Fax : 051) 620-1425
 E-mail : isroh72@naver.com



강 대 하 (姜 大 夏)

1948년 12월 17일생.
 1975년 부산대 전기공학과 졸업.
 1990년 인하대 대학원 전기공학과 졸업 (공학).
 1980년~현재 부경대 전기제어공학부 교수
 Tel : 051) 620-1432
 Fax : 051) 620-1425
 E-mail : daeha@pknu.ac.kr