

Plasma Display Panel의 구동기술 개요 및 현황

신범재(세종대학교 전자공학과 조교수)

1. 서 론

본격적인 고선명 디지털 방송 시대를 맞이하여 대형 TV 시장을 선점하기 위한 PDP와 LCD간의 경쟁이 치열하게 전개되고 있다. 특히 대형 디스플레이의 구현에 이상적인 특성을 갖추고 그동안 대형 TV 시장 개척을 선도해 왔던 PDP의 시장 영역에 LCD업체의 대형화 기술 개발을 통한 시장 경쟁이 가속화되고 있는 실정이다. 특히 PDP는 CRT와 같은 자체 발광형(Self-emissive) 디스플레이로서 LCD에 비해 색상을 구현할 수 있는 범위가 우수하여 개념적으로 우수한 화질 특성을 갖고 있으나, 효율 및 구동 방식의 제약 때문에 LCD의 화질 특성을 압도하지 못하는 실정이다. 따라서 현재 PDP 업계에서는 LCD에 비해 상대적 우위를 점하고 있는 가격 경쟁력을 바탕으로 고효율 및 고화질의 기술 개발을 통한 PDP의 품위 향상을 달성하여, 대형 디스플레이 시장에서의 확고한 위치를 확보하기 위한 노력을 경주하고 있다. 특히 PDP의 구동 기술은 고화질 및 저가격화를 위한 핵심 기술로서 활발한 연구가 진행되고 있다.

구동 기술의 관점에서 PDP가 본격적으로 상업화의 길로 진입할 수 있었던 계기는 Fujitsu사에서 개발된 ADS(Address and Display Separation)

sub-field 구동 방식과 Plasmaco사의 Dr. Weber에 의해 개발된 경사형 초기화 펄스(Ramp reset pulse)에 의한 방전 제어 기술의 개발 때문이라고 할 수 있다[1-2]. 이러한 구동 기술은 많은 개선과 발전이 있었지만, 큰 틀에서는 현재 기술의 기초적인 토대를 형성하고 있다. 본고에서는 현재 PDP에 적용되고 있는 구동 기술의 개요 및 현황에 대해 간략하게 서술하기로 한다.

2. PDP 구동기술 개요[3-5]

PDP는 기본적으로 형광등과 같이 기체 방전을 통하여 발생한 광자(UV)가 형광체를 띠기 하여 빛을 발생하는 원리를 가진 표시 소자이다. 따라서 각 화소에는 Ne과 Xe의 혼합 기체가 봉입되어 있으며, 기체 방전을 위한 세 개의 전극이 배치되어 있다. 이 세 개의 전극을 각각 어드레스(Address) 전극(A-electrode), 스캔(Scan) 전극(Y-electrode) 및 공통(Common) 전극(X-electrode)으로 부른다. 또한 각 전극 위에는 유전체가 도포되어 있어서 각 전극에는 전압(정보)을 저장할 수 있는 커패시터가 형성되어 있다.

PDP에서 구동 기술이란 각 전극에 인가되는 전압의 크기, 펄스의 폭 및 기울기를 이용하여 방전을 형

성시켜 화면을 구현하는 방전 제어 기술로서 정의 할 수 있다. 특히 기체 방전을 형성하면 전자 및 이온에 의해서 각 전극에 배치되어 있는 커패시터가 충전 또는 방전하게 되는 데 이것을 벽전압(Wall voltage)라고 부른다. 현재 이용되는 PDP의 구동 과정에서는 어드레스 전극과 스캔 전극사이에서는 어드레스(Address) 방전을 형성하여 화소를 On/Off 하는 정보를 벽전압의 형태로 저장하는 역할을 하며, 스캔 전극과 공통 전극 사이에서는 벽전압에 저장된 정보를 바탕으로 유지(Sustain) 방전을 형성하여 화상을 구현하는 빛을 방출하는 역할을 한다. 따라서 PDP의 구동 기술의 핵심은 방전 제어 기술을 이용하여 각 전극에 형성되는 벽전압을 어떻게 효과적으로 이용하느냐가 매우 중요하다.

현재 PDP의 구동 과정은 고용량의 평판 디스플레이에서 사용되는 Active (Memory)형 Matrix 구동 방식을 바탕으로, 경사형(Ramp) 방전 제어 기술을 이용한 초기화(Reset) 과정을 갖는 ADS Sub-field 방식을 적용하고 있다.

2.1 Matrix 구동 방식

Matrix 구동 방식은 그림 1과 같이 행과 열에 선택 펄스가 동시에 인가되면 화소가 선택되어 빛을 방출하는 개념의 구동법이다. 따라서 열의 라인에는 선택 펄스를 동시에 인가할 수 있지만 행의 라인은 한번에 한 라인씩 밖에 선택 펄스를 인가해야 한다. 따라서 전체 화면을 표시하기 위해서는 그림 2와 같이 행의 라인을 순차적으로 선택해서 전체 화면을 구현해야 한다. 그림과 같이 A라는 문자를 표시하기 위해서는 행의 라인 수와 같은 8번의 선택 동작을 순차적으로 반복해야 한다.

Matrix 구동 방식은 크게 Passive(Refresh)형과 Active(Memory)형으로 분류할 수 있다. 그림 3과 같이 Passive 방식에서는 화소를 선택하는

(Addressing) 동작에 의해서 빛을 방출(Display)하게 된다. 따라서 하나의 라인이 빛을 방출하는 시간은 디스플레이의 행의 라인 수에 반비례하게 되어 TV와 같이 행의 라인 수가 많고, 한 장의 영상을 16.67[msec]의 기간 동안 표현해야 하는 경우 빛을 방출하는 시간이 매우 짧아서 충분한 휴도를 구현할 수 없다. 그러나 Active(memory)형에 있어서는 화소를 한번 선택(Addressing)해주면 그 기억을 계속 갖고 있으므로, 화소에 선택 정보를 기입한 이후에는 계속 빛을 방출(Display)할 수 있게 된다. 따라서 고해상도 및 고화질의 디스플레이의 영상을 구현하기 위해서는 기억 기능은 필수적이라고 할 수 있다. 물론 이때 화소를 선택해주는 어드레스의 속도(응답속도)가 빨라야 효과가 있으며, PDP는 1[usec] 이내의




그림 1. Matrix 구동법의 개념




그림 2. Matrix 구동법에서 화면의 구현 원리

우수한 응답속도를 갖고 있으며 방전의 특징인 기억 기능을 자체적으로 보유하고 있어서 여타 디스플레이 와 비교해서 매우 우수한 장점을 많이 갖고 있다고 할 수 있다.

2.2 ADS Sub-field 구동 방식

TV와 같은 칼라의 영상을 표현하려면 인간의 눈이 인식할 수 있는 16,700,000가지 이상의 색상이 필요하다. 이러한 색들은 하나의 화소 내에 배치되어 있는 R, G, B 세 개의 부화소의 빛의 강도를 조절해서 구현할 수 있으며, 각 부화소에 대해서 256(28)단계

의 계조(빛의 밝기의 단계)를 구현하면 16.7[M] 가지의 색을 조합할 수 있다. 만약 CRT에서와 같이 빛의 강도를 전자총의 전류의 세기처럼 아날로그적으로 제어할 수 있다면 한 번의 선택 과정을 통해서 원하는 색(R, G, B 각각의 빛의 세기의 조합)을 구현할 수 있다. 그러나 PDP에서는 빛의 세기를 방전의 전압이나 전류를 제어해서 구현하기가 어려우므로 빛을 방출하는 시간을 제어해서 계조를 구현하는 방식을 이용하며, 그림 4와 같이 한 장의 영상 정보를 여러 장의 부화면으로 분할하여 이것을 중첩하여 화면을 구현하는 sub-field 방식을 이용한다.




그림 3. Passive(Refresh) & Active(Memory) 구동방식




그림 4. ADS Sub-field 구동 방식

ADS 구동 방식은 그림 4에서 보는 것 같이 각 Sub-field별로 Address라는 동작과 Display(또는 Sustain)이라는 동작을 분리한 방식이다. 이 방식의 핵심은 Address 기간에는 각 화소별로 방전이 켜질 것인지 꺼질 것인지의 정보(벽전압의 형태)를 형성해서, 이 정보를 이용해서 Sustain 구간에서 유지 방전을 통해 화면을 구현하는 개념이다.

2.3 초기화(Reset) 구간의 요구 조건

PDP의 구동 파형은 크게 초기화 구간, 어드레스 구간 및 서스테인 구간으로 나눌 수 있다. 그림 4에서 같이 어드레스 구간에서는 전술한 바와 같이 Matrix 구동 원리를 따라서 각 라인별로 순차적으로 어드레스 방전을 통하여, 각 화소에 배치되어 있는 기억소자(커패시터)에 정보를 기입하는 동작을 하며, 서스테인 구간에서는 기억소자의 정보를 이용해서 화면을 구현하는 유지 방전을 형성하여 빛을 방출하는 동작을 한다. 따라서 어드레스 동작을 수행하기 전에 모든 화소의 커패시터는 동일한 상태에 있어야 하므로 초기화(Reset) 구간이 필요하며, PDP의 구동 기술의 핵심은 방전 제어를 통한 초기화 방전을 효과적으로 구현할 수 있는 방법이라고 할 수 있다. 이러한 초기화 구간의 요구 조건을 간단하게 살펴보면,

첫째, 초기화 구간은 화면을 구현하는 빛을 방출하는 데 기여하는 구간이 아니라 오히려 배경의 빛(background emissions)을 방출하여 화질을 결정하는 중요 요소인 Contrast 특성을 저하시킨다. 따라서 Reset 구간에서 방출되는 빛은 작을수록 좋다.

둘째, 초기화 구간은 어드레스 방전과 유지(서스테인) 방전의 초기 상태를 결정하는 역할을 하게 되므로 가능한 한 어드레스 방전과 유지 방전을 효과적으로 수행할 수 있는 최적 조건을 만들어 주는 것이 필요하다. 여기서 최적 조건이라 함은 하전입자와 벽전압이다. 우선 방전을 안정적으로 빠르게 형성하기 위

해서는 초기의 하전입자가 안정적으로 공급될 수 있어야 하며, 또한 벽전압을 효과적으로 형성한다면 방전 지연 시간 및 동작 마진 등의 구동 특성을 향상시킬 수 있다.

2.4 Reset 파형의 발전 단계

PDP 구동 파형의 초기 개발 단계에 있어서, 초기화는 주로 구형파의 전압의 크기와 펄스의 폭에 의해 벽전압을 제거하는 관점에서 이루어져 왔다. 즉 기본적으로 화소내의 벽전압은 방전에 의해 중성화되는 기간을 거친 후에 다시 극성이 반전되는 단계를 거치게 된다. 따라서 벽전압을 제거하는(중성화) 관점에서 낮은 전압으로 방전을 일으켜서 벽전압의 극성을 반전시킬 수 있을 만큼 충분한 입자를 형성하지 못하게 하거나(저전압 소거 방식: Low voltage erasing), 방전의 형성 시간을 제한해서 벽전압을 제거하는 방식(세폭 소거 방식: Narrow width erasing)을 이용하였다. 그러나 이러한 방식은 화소간의 편차 및 방전 자체의 통계적인 특성 때문에 안정적인 동작 영역을 확보하기 어려운 단점을 갖고 있었다. 이러한 단점을 효과적으로 극복한 파형이 자체 소거(Self erasing) 방식이다. 이 방식은 매우 높은 전압으로 강방전을 일으키면 방전에 의해 형성된 내부의 벽전압이 화소의 방전 개시 전압 이상으로 형성되어 인가된 펄스가 다시 기준 전위(Ground)로 떨어질 때 내부에 형성된 벽전압만으로 자체 소거 방전을 일으키는 방식이다. 자체 소거 방식은 기본적으로 저전압 소거 방식과 같은 개념이나, 강 방전에 의한 강한 하전입자 효과와 벽전압 형성 특성 때문에 넓은 범위의 전압에 대해 안정적으로 벽전압을 소거할 수 있는 장점을 갖고 있다.

그림 5 (a)와 (b)에 앞서 설명된 세가지 방식의 Erasing의 원리를 잘 이해할 수 있는 실험 결과를 인용하였다[6-7]. 그림 5 (a)는 소거 펄스의 폭과 전압

에 따른 벽전압의 형성 양을 나타낸 결과이며, 그림에 표시된 OFF영역은 안정적인 어드레스 동작을 위한 소거 벽전압의 형성 범위를 의미한다. 소거 펄스의 폭이 1[usec]보다 짧은 경우, 비교적 넓은 소거 전압에 대해서 벽전압의 형성 양을 OFF 영역으로 제한할 수 있으며, 100[V]와 같이 낮은 소거 전압에 대해서는 비교적 넓은 소거 펄스의 폭에 대해서 벽전압의 형성 양을 OFF 영역으로 제한할 수 있음을 알 수 있다. 또한 300[V] 정도의 높은 전압의 소거 펄스를 인가하

면 상당히 안정적으로 벽전압을 제어할 수 있음을 알 수 있다. 이것을 다시 정리하면 그림 5 (b)와 같이 소거 펄스의 전압과 펄스폭에 대해 안정적으로 동작하는 영역(회색 영역)을 표현할 수 있는데, Self-erasing 영역이 매우 안정적인 초기화 능력을 갖는 것을 알 수 있다.

이러한 초기화 과정의 발전 단계에서 상업화에 최초로 성공했던 과정이 그림 6에 나타낸 Fujitsu의 초기 과정이다. 이 과정의 특징은 크게 두 가지로 요약




그림 5. 소거 펄스 폭과 전압에 따른 (a) 벽전압 형성 특성 (b) 동작 영역





그림 6. Fujitsu의 초기 파형

할 수 있는데, 첫째는 앞서 설명된 Self-Erasing 방식을 통해서 초기화를 달성하는 것이고, 둘째는 Log 함수형 소거 파형을 이용하여 화소간의 편차에 의한 벽전압 특성을 보정한 것에 있다. 그러나 자체 소거 방식은 매우 높은 전압에서 강한 방전을 통해 이루어 지므로 배경광의 강도가 높아서 Contrast의 특성이 저하 되었으며, 벽전압을 제거하는 개념이므로 어드레스 방전을 일으키기 위해 매우 높은 어드레스 전압이 필요했었다.

2.5 경사형 초기화 파형

이러한 측면에서 Dr. Weber가 제안한 Ramp형 파형을 이용한 reset 파형은 매우 효과적인 해결책이었다. 그림 7 (a)와 (b)에 경사형(Ramp) 파형과 구형파에 의한 방전의 광출력을 표시하였다. 비록 방전의 발광 시간이 수십 배 증가했지만 방전의 발광 강도가 수백 배 감소한 것을 알 수 있다. 즉 배경광의 저감의 측면에서 획기적으로 개선된 것을 알 수 있다.

또한 경사형 초기화 파형의 중요한 핵심은 방전의 지속적 유지에 있다. 그림 7 (b)에서와 같이 구형파에



(a) 경사형 펄스에 의한 방전 광출력

(b) 구형파 펄스에 의한 방전 광출력

그림 7. (a) 경사형 펄스와 (b) 구형파 펄스에 의한 방전 광출력




그림 8. 경사형 초기화 파형

의한 강한 방전의 경우에는 방전에 의해 형성된 벽전 압이 외부 전압과 반대 극성의 벽전압을 충분하게 형성하여 방전이 급격하게 종료되게 된다. 그러나 경사형 파형과 같이 약 방전을 일으키는 경우에는 방전에 의해 형성되는 반대 극성의 벽전압의 형성 양이 매우 작으며, 이를 외부에서 경사형 펄스가 지속적으로 보충해서 인가되기 때문에 방전이 지속적으로 유지할 수 있는 특징이 있으며, 이것은 화소에 형성되는 벽전압의 형성 양을 원하는 만큼 형성할 수 있다는 의미이다.

그림 8에 현재 PDP의 양산 제품에 적용되고 있는 경사형 초기화 파형을 나타내었으며, Reset 구간에서 초기화 펄스의 형태가 경사형으로 변경되었음을 알 수 있다.

2.6 Ramp 파형의 기본 동작 원리

그림 9에 경사형 파형의 기울기에 따른 광출력을 보여주고 있다. 광출력의 크기는 기울기가 증가함에 따라 크게 증가하지만 편의상 정규화하여 표시하였다. 경사형 파형의 기울기가 충분히 큰 경우

(200[V/us]) 방전에 의한 벽전압의 변동분이 유지 방전의 경우와 같이 상당히 커서 벽전압의 극성이 반전되기 때문에 Ramp 파형의 전압이 증가하더라도 다시 방전을 일으킬 수 있는 조건을 만족하지 못해서 방전이 한번만 일어남을 알 수 있다. 그러나 경사형 파형의 기울기가 (80[V/us] 또는 20[V/us])의 경우에 있어서는 벽전압의 변동분이 작아져서 Ramp 파형의 전압이 증가하게 되면 다시 방전을 일으킬 수 있는 조건을 만족해서 다시 방전을 하게 되는 것을 알 수 있다. 이때 Ramp 파형의 기울기가 충분히 낮게 되면(보통 8[V/us] 이하) 방전에 의한 벽전압의 변동분이 매우 작아지게 되고 외부에서 인가되는 Ramp 파형의 전압이 약간 증가하게 되면 다시 재방전을 일으키게 된다. 따라서 ramp 파형의 기울기가 5[V/us]의 경우에는 이러한 재방전이 연속적인 것처럼 나타나게 된다. 따라서 충분히 낮은 기울기의 Ramp 파형에 의해 Reset 방전을 일으키면 외부의 Ramp 파형의 인가전압과 내부의 벽전압의 합이 항상 화소의 방전 개시 전압의 조건을 만족하게 되므로 화소내의 벽전압을 안정적으로 제어할 수 있으며, 수




그림 9. Ramp의 기울기에 따른 광출력

백만 개의 화소에 대해서 안정적인 동작 특성을 확보 할 수 있는 가장 핵심적인 역할을 한다.

3. 결 론

PDP의 구동 기술에서 방전 제어 기술을 이용한 Reset 과정이 차지하는 중요성은 매우 높다. 또한 이러한 방전 제어 기술은 안정적인 구동의 특성이나 화질의 향상에 큰 영향을 미치는 핵심적인 기술이다. 따라서 현재 Reset 과정에 관한 많은 연구가 활발히 진행되고 있다. 향후 PDP가 Full HD(High-Definition) TV를 single scan이라는 방식으로 CRT를 능가하는 화면을 구현하기 위해서는 효율의 개선은 필수적이지만, 현재 채용하고 있는 구동 기술의 개선 및 새로운 개념의 구동 기술이 요구되고 있다.

◆ 저 자 소 개 ◆



신범재(慎范宰)

1967년 6월 14일생. 1990년 서울대학교 공과대학 전기공학과 졸업. 1992년 서울대학교 대학원 전기공학과 졸업(석사). 1997년 서울대학교 대학원 전기공학과 PDP 전공 졸업(박사). 1997~2000년 삼성 SDI PDP 팀 선임 연구원. 2000~2001년 Stevens Institute of Technology 연구원. 2002~2003년 서울 대학교 전기공학부 연구원. 2003~2005년 세종대학교 전자공학과 연구교수. 2006년~현재 세종대학교 전자공학과 조교수.

참고문헌

- [1] S. Kanagu, Y. Kanazawa, T. Shinoda, K. Yoshikawa, T. Nanto, "A 31-in.-Diagonal Full-Color Surface ac Plasma Display Panel," Proc. SID '92 Dig., pp. 713-716, 1992.
- [2] Larry F. Weber, "Plasma Display Challenges," Proc. Asia Display '98 Dig., pp. 15-27, 1998.
- [3] 김민철, "PDP 구동 기술 동향," 한국정보디스플레이학회지 제2권 제4호, pp. 36 - 47, 2002.
- [4] 서경현, "AC PDP의 구동 방법과 개발 동향," 한국정보디스플레이학회지 제2권 제4호, pp. 48 - 55, 2002.
- [5] 신범재, "PDP의 방전구조 설계 기술", 조명/전기설비, Vol.18, No.4, pp. 54-64, 2004.
- [6] T. Hashimoto, et al, "Discharge Characteristics of erasing Pulse in AC-PDPs," Proc. IDW '97 Dig., pp. 571-574, 1997.
- [7] Yoshikazu Kanazawa, "Method and apparatus for driving display panel," US Patent, 5,420,602, 1995.