

차단기류 오동작 분석을 위한 전원왜형장치 설계 및 개발

李尙益[†], 楊在根^{*}, 朴鍾贊^{**}, 崔圭夏^{***}

Design and Development of Distorted Source Device for Circuit Breakers Failure Analysis

Sang-Ick Lee, Jae-Geun Yoo, Jong-Chan Park and Gyu-Ha Choe

요 약

최근 들어 컴퓨터, 전산 및 네트워크 설비, 전력변환장치, 에너지 절약장치 등에 의한 고조파의 발생으로 인해 전기의 품질이 저하되고 OA기기, FA기기, 정보통신기기 등을 포함한 전기설비의 동작에 악영향을 미치게 된다. 지금 까지 이러한 고조파 관련 연구는 전단 및 대책기술개발에 관한 연구가 주를 이루고 있고 전기를 사용하는 수용가에서 발생하는 전기사고^중 고조파에 의한 사고의 원인규명은 대부분이 추측에 의한 것이지 실험 데이터를 활용한 정확한 원인 규명은 거의 이루어지지 않고 있다. 따라서, 국내의 실정에 맞는 고조파에 의한 오동작의 원인 규명은 필수적인 실험 데이터 자료를 위한 고조파 전원 발생장치의 개발은 필수적이라 할 수 있다. 본 논문에서는 고조파로 인한 사고의 특성을 분석하기 위해 고조파를 발생하고 합성할 수 있는 5[kVA]급 전원왜형장치의 구현에 대한 제반 사항을 연구하였다.

ABSTRACT

Up to recently the harmonic generation has deteriorated the quality of electricity and affected the performance on the electrical installation including OA, FA, IT devices and so on. Some studies of harmonic affects in diagnosis and the cause of accident has not done by the experimental data of harmonic source but merely by presumption according to qualitative analysis. So, in order to research the harmonic affect on the electrical installation according to quantitative analysis and gather reliable data over and over again, it is necessary to develop an AC power source which is capable of generating some harmonics. In this paper, we described about realization of AC power source which can produce and compose harmonics for the analysis of accident due to harmonics.

Key Words : AC Power Source, Harmonic Generation, Circuit Breaker failure

1. 서 론

최근 들어 고조파를 합성하거나 전압과 주파수를 가

[†]교신저자 : 정희원, 전기안전연구원 선임연구원

E-mail : sangick@kesco.or.kr

*정희원, 전기안전연구원 기술개발센터 센터장

**정희원, 건국대 박사과정

***정희원, 건국대 전기공학과 교수

접수일자 : 2006. 8. 4 1차 심사 : 2006. 8. 24

심사완료 : 2006. 9. 12

변할 수 있는 AC 전원장치들을 이용하여 생산하는 제품, 장비, 설비 등의 성능 혹은 고조파에 의한 영향 등을 테스트하거나 시험하는 경우가 많고 자동생산라인의 공정 일부에 들어가는 디바이스들을 생산라인에 적용하기 전 전압과 주파수 변동에 대한 시험 및 테스트 등을 하는 것이 필수 단계가 되었다^[1,2].

한편, 늘어가고 있는 고조파 등의 이상전원에 의한 차단기류의 오동작 및 관련 사고의 가능성성이 존재하지만 이와 같은 현상이 간헐적, 돌발적으로 발생하기 때

문에 이에 대한 체계적인 연구가 이루어지지 않고 있어 차단기류 사고 및 오동작에 대한 정확한 원인규명은 어려워 전원에 포함되어 있는 고조파 등의 이상전원에 대한 차단기의 성능보장은 확신할 수 없다.

본 논문에서는 우선적으로, 수용가측에서의 배선용 차단기 및 누전차단기의 장해현황을 알기 위해 사전조사를 수행한 결과, 80% 수준의 대부분분의 수용가측에서 차단기의 장해를 경험했다고 응답하였으며, 표 1에 나타난 바와 같이 차단기의 장해 주요 원인으로는 기계적 결함을 제외한 원인으로 고조파와 원인불명의 문제로 크게 나타났다. 대다수의 수용가측 저압용 차단기의 고조파 장해 발생빈도가 연 1회이상 발생하는 것으로 집계되었으며, 그 결과는 표 2와 같다.

표 1 차단기 장해 주요원인

Table 1 Main factors of circuit breaker failure

원인	배선용차단기(%)	누전차단기(%)
노후화	29	25
고조파	20	22
원인불명	22	25
제품불량	20	21
기타(접촉불량 등)	9	9

표 2 차단기 고조파 장해 발생빈도

Table 2 Generation frequency of circuit breaker failure

장해 발생빈도	배선용차단기(%)	누전차단기(%)
연 1회이하	45호 (56%)	32호 (41%)
연 2~3회	25호 (31%)	39호 (49%)
연 5회 내외	6호 (8%)	5호 (6%)
연 10회 이상	4호 (5%)	3호 (4%)


이러한 결과는 고조파에 의한 수용가측 저압용 차단기의 장해원인 규명을 위한 차단기 동작특성 및 해석의 필요성 및 중요성을 잘 나타내 준다.

그림 1에 나타낸 것과 같이 측정장치 RPM 1650을 이용하여 1시간 이상의 시간동안 측정한 수용가측 사용 장소에서의 차수별 고조파 실측 과형을 살펴보면 다음과 같다. 그림 1.(a), (b)에서는 25개의 샘플 수와 고조파의 차수별 함유율(%)을 나타내었고, 측정결과 수용가측에서의 가장 빈도가 높은 차수로 3, 5차 고조


파가 나타남을 알 수 있다.

따라서, 배선용차단기 및 누전차단기의 오동작 및 장해의 한 원인으로 고조파가 포함된 교류전원에 의한 것임을 알 수 있지만 표 2와 같이 차단기류의 장해가 연 2~3회 이하로 빈도가 높지 않기 때문에 수용가에서의 차단기 장해에 대한 원인 규명이 쉽지 않다.

따라서 본 논문에서는 저압용 차단기류의 사고규명을 위한 고조파 발생전원으로 적합한 용량 및 성능을 갖는 저가의 고조파 발생 전원장치의 구현에 대하여 다루었다.



(a) 사용장소의 차수별 전류고조파 함유율



(b) 중성선 차수별 전류고조파 함유율

그림 1 수용가측 사용장소의 차수별 전류 고조파
Fig. 1 Current Harmonics at the customer site

2. 전원왜형장치

본 연구에서 개발한 전원왜형장치는 AC정현파를 입력전원으로 사용하는 전원입력부, 입력된 AC전원을 DC로 변환하는 전력변환부, 전압·전류를 측정하는 센서로 구성되는 신호 입력부, 아날로그 신호를 디지털 신호로 변환하는 A/D 변환부, 연산기능과 주변장치를 제어하는 디지털 신호처리부, 디지털 신호를 아날로그로 변환하여 외부로 출력을 내보내는 D/A변환

부, 주파수변환과 정현파에 고조파 파형을 합성하는 제어부, 고조파 전원발생장치 자체적으로 전압과 전류, 주파수, 상 등의 값을 조작하는 조작부 및 출력표시부, 본체를 제어할 수 있는 PC와 연결할 수 있는 RS232C 통신부 등으로 그림 2와 같이 구성하였다.




그림 2 전원왜형장치 블록도

Fig. 2 Distorted source device block diagram

2.1 전원왜형장치의 사양

저압용 차단기류 장해가 주로 발생하는 지역에서 실측한 고조파 데이터를 기초로 하여 실험실에서 장해를 재현하여 원인을 규명할 수 있도록 현장의 측정값과 유사한 고조파 이상전원을 발생할 수 있는 AC 전원장치로는 국외의 P사, R사의 제품이 있지만, 범용으로 개발되어 상대적으로 고가일 뿐 아니라, 용량 및 입출력사양이 달라 차단기류의 이상전원으로 사용하려면 직렬, 병렬연결이 불가피한 단점이 있다. 본 연구에서 개발하고자 하는 고조파 전원발생장치는 단상 및 삼상 교류전압과 전류 출력, 주파수 가변, 고조파 파형합성 전압과 전류의 출력을 주 기능으로 한다.

표 3 국외 2개 업체 사양 비교

Table 3 Spec comparison of the foreign company

제작사 구 분	P사	E사
출력용량(VA)	4500	5250
출력형태	1Ø, 3Ø	1Ø, 3Ø
출력 최대 전압(Vrms)	135Vrms (L-N)	312Vrms (L-N)
출력전류(Arms)	12A (Per Phase)	6.5A (Per Phase)
입력주파수 범위	20~5,000 Hz	40~5,000 Hz
고조파	51차 까지 입력	-
controller interface	RS232C, GPIB	GPIB

표 3과 같이 국외 2개 업체의 사양을 비교하여 살펴본 결과를 바탕으로 하여 개발하고자 하는 사양을 결정하였다. 입력전원은 단상 220V/삼상 220V로 결정을 하였으며, 개발하고자 하는 고조파 전원발생장치의 출력전압의 실효값은 250[V], 출력전류는 전원발생장치의 크기와 무게 등을 고려하여 각각의 상별로 8[A]가 출력될 수 있도록 결정하였다. 출력 주파수는 주파수 합성이 가능하도록 하였으며 가변 할 수 있는 주파수의 범위는 고조파 전원발생장치에 사용될 디바이스들의 특성 등 여러 가지를 고려하여 45~999[Hz]로 결정하였다. 그리고 개발하고자 하는 전원왜형장치 자체적으로 동작이 가능하지만 PC를 이용한 동작도 가능하도록 하기 위하여 RS232C 통신포트를 삽입하였다.

전원왜형장치를 하나의 PCB 보드로 설계 및 제작하지 않고 삼상 AC 정현파 전압의 입력과 각종 IC소자들의 전원공급을 위한 모듈, AC전원을 입력받아 각종 전자부품의 DC 전압을 공급하기 위한 전력변환모듈, 고조파 파형발생을 위한 주파수 컨트롤 모듈, 전원발생장치의 용량을 고려한 전원용량 모듈, 연산기능과 주변장치를 제어하는 디지털 신호처리부, 전원발생장치에 조작하거나 컴퓨터를 이용하여 고조파 전원발생장치의 전압, 전류, 주파수 가변 등을 조작할 수 있도록 신호를 제어하는 모듈, 내부에서 설정된 디지털 데이터를 외부로 출력시킬 수 있도록 변환시키는 D/A 변환부 등으로 구성하여 용량 확대 및 기능 추가 등을 쉽게 할 수 있는 유연한 모듈방식으로 하였다.

3. 전력용 증폭장치 해석 및 설계

3.1 전력용 증폭기

전력용 교류 증폭기의 동작 방식중에서 A급 증폭기(Class-A Amplifier) 방식은 가장 간단하고 안정한 바이어스 회로가 되기 때문에 선형회로에서 트랜지스터(Transistor)를 동작시키기 위한 일반적인 선형 증폭방식이다. 그러나 A급은 트랜지스터를 동작시키기 위한 일반적인 최대 효율이 10~20% 정도로 효율면에서는 가장 낮다. 전원장치로 전지와 같은 것을 사용할 때 전류유출(current drain)과 증폭기의 효율은 설계상 중요한 문제가 된다. 이러한 이유로 여러 가지의 다른 동작방식이 고안되고 있다. 또한 A급 증폭기 방식은 하나의 트랜지스터가 단방향으로만 도통하고, DC 바이어스 전류는 (-)로 가는 신호와 만나야한다. 또한 공급전력의 75%(또는 그 이상)는 DC에 의해 소진되기 때문에 바이어스 전류를 제거해야 할 필요가 있다.

그림 3과 같은 트랜지스터의 B급 증폭기 출력단에서 Q₁과 Q₂형태에서 Q₁은 입력이 (+)일 때 도통하고, Q₂는 입력이 (-)일 때 도통한다. 이것의 동작은 컬렉터(Collector) 전류의 유통각이 180°임을 뜻하며, Q점은 대략 직류부하선과 교류부하선의 차단점에 위치하게 된다. B급 동작의 장점은 트랜지스터의 소비전력이 적고 전류유출이 적다는 것이다. 그리고 트랜지스터의 입력이 영(0)일 때, 둘 다 도통하지 않으며, 가동운전의 정지시 전력손실은 영(0)이다.




그림 3 B급 증폭기 회로
Fig. 3 Class-B amplifier circuit

트랜지스터가 B급으로 동작할 때, 트랜지스터는 교류입력의 반주기만을 유통시키므로 이로 인하여 발생하는 왜곡을 피하기 위해서는 두 개의 트랜지스터를 푸시-풀로 구성하여 사용해야 한다. 이때 한 트랜지스터는 어느 반주기 동안 도통하고, 다른 트랜지스터는 나머지 반주기 동안 도통하게 된다. 푸시-풀 회로로 왜곡이 적고, 부하전력이 크며, 효율이 높은 B급 증폭기를 설계할 수 있다.

대칭적으로, 전력은 +Ve와 -Ve로부터 공급되는 것과 같아진다. 그러므로 총 전력은, 식 (1)과 같이 구해진다. 또한, 부하 전력은 식 (2)와 같이 나타낼 수 있다. 그러므로 식 (1)과 식 (2)를 이용한 교류 증폭기의 효율은 다음과 같다.

$$P_S = P_{(+ve)} + P_{(-ve)} = 2P_{(+ve)} = \frac{2V_S A}{\pi R_L} \quad (1)$$

$$P_L = \frac{\overline{v_{out}^2}}{R_L} = \frac{\overline{A^2 \sin^2(wt)}}{R_L} = \frac{A^2}{2R_L} \quad (2)$$

$$\eta = \frac{P_L}{P_S} = \frac{A^2}{2R_L} \frac{\pi R_L}{2V_S A} = \frac{A\pi}{4V_S} \quad (3)$$

여기서 $A \leq VS \rightarrow \eta \leq \pi/4 = 78.5\%$ 로 나타내진다. 이것은 A급 증폭기가 10~20%의 낮은 효율로 나타나는 것과 비교할 때 상당히 대조적인 수치임을 알 수 있다.

3.2 전력용 증폭기 최대 전력 손실

최대 전력 손실(P_D)는 A의 2차 방정식으로 나타나며, 식 (4)와 같고,

$$P_D = \frac{4V_S^2}{\pi^2 R_L} - \frac{2V_S^2}{\pi^2 R_L} = \frac{2V_S^2}{\pi^2 R_L} \quad (4)$$

여기에서, 트랜지스터/방열판을 선택하기 위해서는 P_D 의 최대값을 고려해봐야 한다.

설계 및 개발 목표의 기본 사양으로 설계를 하면, B급 증폭기 설계는 부하 $25[\Omega]$, $200[W]$ 까지 이를 것이다. 그러므로,

$$P_L \leq 200 \rightarrow \frac{A^2}{2R_L} \leq 25 \rightarrow A \leq 35.36 V$$

와 같이 나온다.

여기에서, 공급 전압은 A_{max} 보다 더 커야한다. 그래서 $V_S=46[V]$ 를 선택했다.

그러므로, 최대 전력 손실 $P_{D(max)}$ 는 다음과 같다.

$$P_{D(max)} = \frac{2V_S^2}{\pi^2 R_L} = 17.15W = 2 \times 8.6W$$

각각의 두 출력 트랜지스터는 $8.6[W]$ 까지 안전하게 방산 할 수 있어야 한다.

전력용 교류 증폭기로는 2SA1494(PNP), 2SC3858(NPN)의 파워 TR 소자를 사용하기로 하였으며, 소자의 DATASHEET에 따른 사양에 따라, 아래와 같이 정리 할 수 있다.

$$T_J - T_A = \theta_{JA} P_D \quad (5)$$

$$\rightarrow T_J = \theta_{JA} P_D + T_A$$

여기에서, T_J : 구동 & 축전 접합 온도 범위 [°C]

T_A : 축전력 손실 [W, W/°C]

θ_{JA} : 열저항 [°C/W]

그러므로,

$$\theta_{JA} P_D + T_A < T_{Jmax} \quad (6)$$




그림 4 증폭기 직·병렬 회로
Fig. 4 Series and parallel amplifier circuit

$$\rightarrow 8.6 \Theta_{JA+} 25 < 150 \rightarrow \Theta_{JA} < 15 [\text{°C/W}]$$

$T_{J\max}$: 구동 & 축전 접합 온도 범위 [°C]

그러나, $\Theta_{JC} = 0.625 [\text{°C/W}]$ 이므로


$$\Theta_{JC} = \Theta_{JC} + \Theta_{CA} = 0.625 + \Theta_{CA}$$

그러므로, $\Theta_{CA} < 14.375 [\text{°C/W}]$ 이다.


즉, 다시 말하면 두 방열판은 14.375[°C/W]보다 작을 필요가 있거나, 또는 둘 중 하나의 방열판은 14.375 [°C/W] 보다 작아야 한다.

3.3 전력용 증폭기 시뮬레이션 및 결과

그림 4는 위의 전력용 교류 증폭기 방식의 회로를 나타내었다. 전원왜형장치 TR1의 220/110에서 나오는 전압과 같이하여 최대 110[V]의 정현파 신호를 입력받고 MOSPEC사의 2SC3858(NPN형)과 2SA1494(PNP형)에 최대 ±46[V]의 인가전압을 받아 전류를 증폭시키는 파워용 트랜지스터, 전류반사를 위한 1N4007 다이오드 등으로 구성되어 있다. 이것은 실제 하드웨어를 구성하기 위한 시뮬레이션이며, 전원발생장치의 220/110 TR1 변압기 뒷단과 증폭기 사이의 캐패시터 단에서 출력된 DC ±46의 전압을 전원왜형장치 증폭기부에 인가하였다. 그림 5 (a)는 출력단에서 나오는 출력전압의 시뮬레이션 결과 파형이며, 그림 5 (b)는 출력단 전압파형의 FFT에 대하여 시뮬레이션 하였다.



(a) 출력파형



(b) FFT

그림 5 기본파, 3고조파(10%), 5고조파(15%) 합성파형

Fig. 5 Sine & 3th, 5th harmonics waveform

4. 전력변환 모듈의 설계 및 개발

개발한 전원왜형장치의 전력변환·신호발생회로보드는 그림 6과 같고, 모듈의 동작은 AC정현파 전압을

입력받아 절연변압기와 노이즈 필터를 통과한 후 제어보드의 신호를 받아 동작하는 SCR 정류기를 통과하는 전력변환 과정을 거쳐 DC 전압을 출력한다. 이때 발생한 DC 전압은 전력변환 및 신호발생회로 내에 있는 각종 모듈 및 인버터에 전력을 공급한다.




그림 6 전력변환신호발생 모듈 회로 보드

Fig. 6 A module circuit board for power conversion and signal generation

그림 7에는 전력변환 및 제어신호발생 모듈에 대한 회로를 나타내었다.




그림 7 전력변환 · 신호발생 모듈 회로

Fig. 7 Power conversion · signal Generation module Circuit

회로내에서 저전압이나 고전압과 같은 이상전원이 발생하였을 경우 이를 감지하여 회로를 보호하기 위해 신호의 크기를 조절하며 인버터 입력 및 출력단의 전압과 전류를 제어하기 위한 PWM 신호를 발생하고, 이때 발생한 신호는 인버터의 증폭용 전력용 반도체 소자의 게이트에 입력한다^[3].

전원왜형장치의 전력부는 그림 8에 나타낸 증폭회로와 같이 전력용 반도체 소자인 전력용 트랜지스터를 직·병렬로 연결하여 구성하였으며 전원발생장치용량 증설의 편리성을 도모하기 위하여 기본 모듈의 용량을 500[VA]로 하였다. 또한 각 모듈은 전원발생장치의 용량을 증설하려면 그림 8의 회로도에 나타난 것처럼 모듈을 필요한 용량에 맞게 계산하여 병렬로 추가하면 된다. 그림 9는 개발한 전력변환·신호발생 모듈 회로의 부품설정 PCB를 나타내었고, 고조파 전원발생장치에서는 바이폴라 방식의 교류증폭회로를 이용하여 삼상 AC 고조파 전원을 출력시킨다.




그림 8 증폭회로

Fig. 8 Amplifier circuit




그림 9 전력변환회로

Fig. 9 Power Conversion circuit

5. 신호발생 모듈 설계 및 개발

외부에서 들어올 수 있는 노이즈를 노이즈 필터로 제거한 후 SCR정류기를 거쳐 입력되는 전력변환부와 연결된 신호발생 모듈은 전압과 전류를 제어할 수 있는 신호를 발생시켜주는 모듈이다. 신호발생 모듈은 인버

터 증폭회로에 필요한 기준 신호를 발생시켜주고, 이 신호는 인버터의 게이트 신호로 사용된다. 그림 10은 전압·전류신호발생 회로를 나타내었다.

인버터의 출력전류를 제어하기 위하여 인버터 출력단에 전류 CT와 전압 센서를 설치하여 인버터에서 출력되는 전압과 전류를 센싱한 후 신호발생 회로에서 전압·전류의 출력을 제어한다.




그림 10 전압전류 신호 회로
Fig. 10 Voltage Current signal circuit

이 회로에서 획득한 디지털 신호를 아날로그 신호로 변환하기 위하여 AD7253에 입력하여 AD7253에 의하여 변환한 아날로그 신호는 노이즈가 있기 때문에 이를 제거하기 위하여 OP Amp로 구성된 노이즈 필터를 통과한 후 제거된 신호는 전압과 전류제어기로 입력되어 인버터의 출력전압과 전류를 조절한다^[4]. 그림 11은 SCR 정류회로 PCB로서 AC 전원을 입력받아 DC전압으로 변환하여 전원을 공급하는 회로를 나타내었다.




그림 11 SCR 정류회로 보드
Fig. 11 SCR rectification circuit board

그림 12는 전원왜형장치에서 전압, 전류를 출력할 때 주파수를 상용 주파수인 60[Hz]이외의 다른 주파수도 테스트 할 수 있도록 주파수를 45~999[Hz]까지 가변시킬 수 있는 주파수 제어 회로를 나타내었다. 주파수 제어 회로는 4 digit digital thumb 스위치로 디지털 신호를 발생하고 이 신호는 frequency divider에 의해 분주하여, 고조파 전원발생장치에 디스플레이 장치를 연결 하였을 때 외부 디스플레이로 신호가 입력되어 그 값이 디스플레이 되는 기능을 갖는 회로를 나타내었다. 그림 13은 주파수를 컨트롤 할 수 있도록 개발된 모듈의 부품설정 PCB를 나타내었다.




그림 12 주파수 컨트롤 회로
Fig. 12 Frequency control circuit




그림 13 주파수 컨트롤 회로 보드
Fig. 13 Frequency control circuit board

6. 제어 모듈 설계 및 개발

전원왜형장치의 제어모듈은 전력변환을 거치고 인버터로 출력되는 전압과 전류를 검출하여 출력전압과 전류를 설정된 값으로 조정하여 주는 역할, 외부 출력장치와 데이터 교환, 컴퓨터와 통신할 수 있도록 통신부와의 데이터 처리, 전원발생장치 자체 Manual값의 신호처리 등을 담당한다. 그림 14는 AC Power Source에서 합성된 고조파 파형을 출력시키기 위하여 파형을 합성시키는 프로그램을 나타내었다. 이러한 신호처리는 DSP를 사용하여 신호를 처리하며, DSP 주변의 다른 디바이스들은 PLD를 이용하여 제어한다. 고조파 전원발생장치에 사용된 DSP는 FFT계산 등 여러 가지의 연산을 고려하여 50[MHz]로 설계·장착되었다. DSP는 디지털 신호처리 분야에서 실시간으로 매우 빠른 연산을 수행할 수 있도록 개발된 마이크로프로세서이다. 본 연구에서 사용한 DSP는 TI(Texas Instruments)사의 TMS320C32PCMA50으로 50[MHz]로 동작하는 32bit 부동소수점 연산방식의 마이크로프로세서이다.

```

Input the filename : example
Job#0 : fundamental      Job-1 : Synthesize
Input the job : 1
Input the count of harmonic<but exclusive 60Hz> : 2
1. Input the order of harmonic<60Hz<n, max_order=30> : 10
Input the amplitude of harmonic<> : 3
2. Input the order of harmonic<60Hz<n, max_order=30> : 15
Input the amplitude of harmonic<> : 5


```

그림 14 고조파 파형 합성 프로그램
Fig. 14 Harmonic waveform synthesizing program


7. 실험 결과

그림 15는 개발한 전원왜형장치로 실험한 실측 파형을 보여준다. 이전에 조사했던 상용 전원측에서의 고조파 발생 비율을 고려하여, 우선적으로 1·3·5차 고조파의 파형만을 실험하였다.


이를 자세히 보자면 (a)는 순수정현파형만을 나타내었으며, (b)에서는 3고조파(20%)와 5고조파(15%)를 합성한 파형을 나타내었다. 마지막 (c)에서는 3고조파(30%), 5고조파(20%) 그리고 7고조파(20%)의 측정된 합성파형을 나타내었다. 이를 통해 5[KVA]급 전원왜형장치의 고조파 파형합성에 대한 성능을 검증하였다.



(a) 측정한 정현파형



(b) 3·5차 고조파 합성



(c) 3·5·7차 고조파 합성

그림 15 고조파 전원발생장치 실측파형
Fig. 15 Measured waveforms of AC Power Source for Harmonics

8. 결 론

본 논문에서는 수용가족의 고조파와 전원이상에 의한 배선용차단기 및 누전차단기의 장해현황과 전압, 전류 고조파 발생 함유율을 조사하였으며, 고조파에 의한 저압용 차단기류의 장해 특성을 분석하기 위해 고조파를 발생하고 합성할 수 있는 5[KVA]급 전원왜형장치를 구현하였다. 우선적으로 장치에 대한 개발 배경과 하드웨어 개발을 위한 사양 기준을 서술하였으며, AC단에서 DC를 거쳐 다시 AC단으로 출력되는 전력변환 모듈에 대해 나타내었다. 그리고 신호발생 모듈과 제어 모듈의 설계 및 개발에 관해 고찰하였다.

마지막으로 고조파가 합성된 파형측정을 통해 AC Power Source의 동작을 확인하였다.

향후, 고조파 파형합성에 대한 정밀도를 높이고, 개발된 AC Power Source를 통해 전원이상에 의한 차단기류의 오동작 특성에 관한 연구를 진행해 나갈 계획이다.

본 연구는 산업자원부의 전력산업기반기금 전력연구개발사업 연구비 지원으로 수행되었습니다.

참 고 문 헌

- [1] Richer, C. M., Carti, E. G., Pinheiro, H., Hey, H. L., Pinheiro, J. R. and Grundling, H. A., "A Three-Phase AC Power Source using Multi variable Repetitive Robust Model Reference Adaptive Control", IEEE, pp 2300-2305, 2003.
- [2] Kay-Soon Low, "A DSP-Based Variable AC Power Source", IEEE Transaction on Instrumentation and Measurement, Vol. 47, No. 4, pp 992-996, 1998.
- [3] Emerson Giovani Carati, Carlos Mendes Richter, Hilton Abilio Grundling, "A Three-Phase AC Power Source using Robust Model Reference Adaptive Control", IEEE, pp 4078-4083, 2000.
- [4] C. Michael Hoff, Sarma Mulukutla, "Analysis of the Instability of PFC Power Supplies With Various AC Source", IEEE, pp 696-702, 1994.



유재근(俞在根)

1965년 12월 6일생. 1990년 건국대 전기공학과 졸업. 1992년 동 대학원 전기공학과 졸업(석사). 2001년 건국대 대학원 전기공학과 박사과정. 현재 전기안전연구원 기술개발센터 센터장.



박종찬(朴鍾贊)

1979년 5월 20일생. 2003년 건국대 전기공학과 졸업. 2005년 동 대학원 전기공학과 졸업(석사). 2005년~현재 건국대 대학원 전기공학과 박사과정.



최규하(崔圭夏)

1955년 7월 24일생. 1978년 서울대 공대 전기공학과 졸업. 1980년 동 대학원 전기공학과 졸업(석사). 1986년 동 대학원 전기공학과 졸업(공박). 현재 건국대 전기공학과 교수. 당 학회 부회장.

저 자 소 개



이상익(李尙益)

1968년 12월 9일생. 1994년 호서대 전기공학과 졸업. 1996년 동 대학원 전기공학과 졸업(석사). 2001년 건국대 대학원 전기공학과 박사과정. 현재 전기안전연구원 기술개발센터 선임연구원.