

Short Channel GaAs MESFET의 채널전하분포와 채널전하에 의한 전위장벽의 변화

Potential Barrier Shift Caused by Channel Charge in Short Channel GaAs MESFET

원창섭¹, 이명수², 류세환¹, 한득영¹, 안형근^{1,a}

(Won Chang-sub¹, Myung-Soo Lee², Se-Hwan Ryu¹, Deuk-Young Han¹, and Hyungkeun Ahn^{1,a})

Abstract

In this paper, the gate leakage current is first calculated using the experimental method between gate and drain by opening source electrode. the gate to drain current has been obtained with ground source. The difference between two currents has been tested and proves that the electric field generated by channel charge effect against the image force lowering.

Key Words : MESFET, Short channel, Schottky effect, Thermal effect

1. 서 론

GaAs MESFET은 GaAs의 빠른 이동도의 고속 소자를 제작할 수 있고, 얇은 밴드갭으로 온도에 안정적이며[1], 반절연기기판을 제작할 수 있어 소자격리에 따른 잡음비를 줄일 수 있다[2]. 또한 공정이 단순하여 제작단가가 싸며, 수율이 높은 소자의 특성이 있다[3]. 그러나, GaAs MESFET은 MS 접합에 의한 공핍층을 사용하여 게이트 하부에 전계를 형성하므로, 누설전류가 상대적 크며, 게이트의 break down전압이 낮아서 입력 신호 전압의 범위에 한계를 가지게 된다. 이러한 게이트 전류는 문턱전압을 변화시키며[4], 노이즈를 증가시키므로 소자에 나쁜 영향을 준다[5]. 누설전류는 반도체-금속접합에 의하여 생성되는 전위장벽의 높이에 가장 큰 영향을 받는다[6].

본 논문은 온도를 상온에서 350 °C까지의 온도를 상승 시키며 GaAs MESFET동일소자를 diode

형태와 FET의 형태로 전압을 인가하였을 때 게이트의 누설전류를 측정하였다. 상온에서는 두 실험에서의 전류의 차가 발생하였고, 고온 영역에서는 두 전류 차가 줄어드는 것을 관찰하였다. 상온에서의 두 전류의 차는 일반적으로 잘 알려진, 금속-반도체접합에서, 영상전하에 의한 전위장벽 강화 효과에 이외에 채널 전하에 의하여, 전위장벽 상승의 효과를 가지 것으로 판단되고, 고온에서는 열에너지를 받는 전자가 증가하여 전류의 차가 줄어드는 것으로 판단된다.

2. 실역방향 전압의 게이트 누설 전류와 쇼트키 장벽효과

MESFET의 게이트 누설전류는 MS 접합의 3가지의 캐리어 전달 프로세스에 의하여 흐르는 것으로 알려져 있다. 캐리어 전달 프로세스 세가지중 첫 번째는 열적주입에 의한 것으로 충분한 에너지를 가지는 캐리어가 전위장벽 위에서 금속에서 반도체로 이동한다. 두 번째는 전위장벽을 통과하는 터널링 효과에 의한 것으로, 전위장벽의 두께가 좁고, 장벽에너지가 크지 않으면 캐리어는 장벽을 뚫고 이동한다. 마지막으로 전류에 영향을 주는 것은 재결합에 의한 것이다[7]. 다음의 식 세 가지는 MS

1. 건국대학교 전기공학과
(서울시 광진구 화양동 1)

2. 산업자원부 기술표준원

a. Corresponding Author : hkahn@konkuk.ac.kr
접수일자 : 2005. 6. 27
1차 심사 : 2005. 8. 16
심사완료 : 2006. 7. 21

접합에서 캐리어 전달의 3가지 프로세스를 식으로 나타낸 것이다.

$$J_s = A^* T^2 \exp\left(-\frac{q\phi_{Bn}}{kT}\right) \quad (1)$$

$$J_t \sim \exp\left(-\frac{q\phi_{Bn}}{E_{00}}\right) \quad (2)$$

$$J_{rec} = \int_0^W qU dx \sim n i N_t \quad (3)$$

식 1은 열적 주입에 의한 전류전달 프로세스를 나타내고 있다. A^* 는 유효 리차드슨 상수로서 광학적 격자산란과 양자역학적 반사에 의한 영향을 무시하였다. 열적주입에 의한 전류는 전위장벽의 크기에 의존하는 것으로 식 (1)에서 보이는 것과 같이 온도와 전위장벽만의 함수이다. 식 (2)는 터널링 프로세스에 의한 전류전달 프로세스를 표현하고 있고, 이것은 농도의 제곱근에 대한 함수이다. 터널링 프로세스에 의한 전류는 농도가 보다 적고, 온도가 300 K로 크다면 열적 주입에 대한 비율이 1 이하로서 거의 무시할 정도로 작다. 그러나 농도가 커지고 온도가 낮아지면 그 비율이 1 보다 커서 무시할 수 없다. 식 (3)은 재결합에 의한 전류전달 프로세스의 표현이다. 여기에서 N_t 는 배드캡의 중앙근처의 에너지 준위에 발생되어지는 트랩농도에로서 이준위에서 전자와 정공의 쌍을 이루어 사라지므로 전류가 발생한다. 이것은 전위장벽과는 연관이 없으나, 그 전류의 크기가 크지 않다.

온도가 상온이고 접합면에서 반도체의 불순물의 농도가 고농도가 아니라면, 터널링에 의한 효과가 거의 없으므로 역방향 게이트 누설전류의 주된 영향은 열적주입에 의한 것으로 판단된다. 열적주입은 앞서 보았던 것처럼 가장 주된 영향중의 하나가 금속반도체 접합의 전위장벽의 높이이다. 이 전위장벽은 금속과 반도체의 재료특성인 일함수차에 의하여 발생하고, 영상전하에 의한 전계에 의하여 조정 되어지는 것으로 알려져 있다.

금속-반도체 접합에서 전위장벽을 변화시키는 영향은 셀트키 장벽효과로 잘 알려진 영상전하에 의한 전위장벽 강하이다[7]. 이것은 공핍층에 쌓여 있는 전하에 의하여 게이트 금속에 영상전하가 발생하고, 이 영상 전하에 의한 전기적 에너지가 금속과 반도체 사이의 전위장벽을 낮추는 역할을 한다.




그림 1. 채널 전하에 의한 전위장벽 변화.

Fig. 1. Potential barrier shift caused by channel charge.

3. 채널전하에 의한 전위장벽 변화

금속-반도체접합에서 역전압이 인가되고, 전위장벽의 크기가 고정된다면, 장벽의 두께가 줄어들므로 전류 변화의 대부분은 터널링 프로세스에 의한 전류일 것이고, 터널링 프로세스에 의한 전류는 온도가 높고 접촉면의 반도체의 농도가 낮다면 실제 게이트 누설전류에 기여할 수 있는 양이 얼마되지 않으므로 게이트 누설전류식은 식 (1)과 같이 쓸 수 있다. 그런데 전위장벽 ϕ_{B0} 은 일정하지 않고 다음과 같은 것으로 알려져 있다[6].

$$\phi_{Bn} = \phi_{B0} - \alpha E - \sqrt{\frac{Eq}{4\pi\epsilon}} \quad (4)$$

여기에서 ϕ_{B0} 는 전압을 인가하지 않은 상태에서의 전위장벽의 크기, α 는 채널 두께에 따른 계수이다 그리고 마지막 제곱근항은 셀트키 장벽효과에 의한 전위장벽의 변화를 나타내고 있다.

금속-반도체 접합을 이용한 소자로 현재 사용하고 있는 것 중 대표적인 것은 전위 장벽을 가로지르며 캐리어가 이동하는 Schottky 다이오드와 전위 장벽에 평행하게 전자가 이동하는 MESFET이다. 두 소자는 전류의 방향이 다르고, 전류흐름의 프로세스가 다르나, 역전압을 인가하였을 때 금속에서 반도체로 흐르는 전류의 크기는 전류를 발생시키는 캐리어이동 프로세스가 동일할 것이어야 한다. 그런데, MSEEFT에서는 채널내에 캐리어가 존재하고 있고, 캐리어는 전자 또는 정공의 하나의 종류이므로 채널에 전하가 존재한다고 판단할 수 있다. 그리고 채널에 존재하는 전하는 채널 내 일정영역에서 집중되어지는 것으로 알려져 있다[3]. 채널 전하가 게이트 방향으로 전계를 형성한다면, 전위장벽은 변화할 것이다.

채널의 전하는 금속면에 영상 전하를 형성하고, 채널내의 전하와 영상전하는 전계를 형성하게 된다. 채널에 발생한 전하를 ρ_c 라고 게이트 길이 방향과 넓이 방향에 대하여 일정하다고 가정하면, Poisson Equation에 다음과 같이 적용할 수 있다.

$$\frac{d^2V}{dx^2} = -\frac{\rho_c}{\epsilon} = \frac{q\Delta n}{\epsilon} \quad (5)$$

이것을 적분하면

$$\frac{dV}{dx} = \frac{q\Delta n}{\epsilon} x + c_1 \quad (6)$$

채널 끝에서 전계가 시작 되므로 $c_1 = 0$

$$V = \int \frac{q\Delta n}{\epsilon} x \, dx = \frac{q\Delta n}{2\epsilon} x^2 + c_2 \quad (7)$$

채널깊이 이후에는 전하가 없다고 가정하면 c_2 는 0이다. 그러므로

$$V = \frac{q\Delta n}{2\epsilon} x^2 \quad (8)$$

이다.

여기에서 전위장벽을 상승시키는 전하가 존재하는 구간은 실제 전자가 통과하는 채널 구간이므로 이것을 유효채널 a^* 라 하고, 채널 전하에 의한 장벽 강하분을 $\Delta\phi_c$ 라하면

$$\Delta\phi_c = \frac{q\Delta n}{\epsilon} a \quad (9)$$

와 같다.

식 (4)에 식 (9)을 적용하면

$$\phi_{Bn} = \phi_{B0} - \alpha E - \sqrt{\frac{Eq}{4\pi\epsilon}} + \Delta\phi_c \quad (10)$$

와 같이 전위장벽이 상승 할 것이다.

식 (10)은 본 논문에서 새로 제안하는 게이트 전위장벽에 관한 식이다. 기존의 식은 채널의 두께와 셀트카 장벽효과의 두가지 변수를 사용하였다.

이것은 MS접합에 의한 다이오드의 효과를 사용할 때 사용할 수 있다. 그러나 MESFET의 드레인 전압에 따라 게이트 전류의 변화가 다이오드와는 차이를 나타내고 있으며, 식 (10)은 MESFET에서 게이트 누설 전류의 모델을 제시한 것이다.

윗 식을 참고문헌[2]을 이용하여 적용하였다. 게이트 전압 -1 V 드레인 전압 -3 V에서 게이트에 따른 =0.4이 최고값이다. 게이트 장벽은 여기에서 가장 적으로 전류 이지점에서 가장 클 것이다. 그리고 유효채널의 값을 채널 영역의 30 %로 적용하면 채널 전하에 의한 전위장벽의 상승분의 크기는 약 0.065 V를 얻을 수 있었다.

4. 게이트 누설 전류 실험

본 논문에서 검증을 위한 실험으로 실제 MESFET의 제작이 가장 현실적이나, 제작환경의 부재로 상용 소자를 사용하였다. 실험재료로 사용한 상용 소자는 Agilent Technologies사의 ATF-26884를 사용하였다. 이것은 오실레이터 어플리케이션이나, 범용 증폭기로 사용되는 것으로, 2에서 16 GHz의 주파수 대역에서 사용하고, 0.3×250 μm 의 게이트를 가지는 소자이다.

본 실험에서 게이트 누설 전류를 측정하기 위하여 Semiconductor parameter analyser (HP4156B)를 사용하였다. 우선 소스 개방시험을 하였다. 소스를 개방하고 드레인에 전압을 인가하므로 소자는 다이오드처럼 동작할 것이다. 소스를 개방한 상태에서 게이트에는 0 V에서 -2.5 V까지를 -250 mV씩 변화하여 인가하였고, 드레인에는 0에서 2 V까지를 20 mV 단위로 전압을 변화하여 인가하며 게이트 누설전류를 측정하였다. 두 번째 소스

표 1. 게이트와 드레인의 인가접압과 소스상태.
Table 1. Gate and drain voltage and source status.

	Gate voltage [V]			Drain voltage [V]			Source
	start	stop	step	start	stop	step	
exp.1	-2.5	0	-0.25	0	2	0.02	open
exp.2	-2.5	0	-0.25	0	2	0.02	short




그림 2. 전류전압특성곡선.

Fig. 2. DC Characteristics of MESFET.

단락시험을 하였다. 소스를 접지한 후 드레인에 전압을 인가하므로 소자는 FET의 형태로 동작할 것이다. 소스를 0 V의 일정전압을 인가한 후, 위의 실험과 같이 게이트에는 0 V에서 -2.5 V까지를 -250 mV씩 변화하여 인가하였고, 드레인에는 0에서 2 V까지를 20 mV단위로 전압을 변화하여 인가하며 게이트 누설전류를 측정하였다.

표 1은 두 번의 실험내용을 정리한 것이다.

5. 결과 및 고찰

그림 2는 MESFET의 전류전압특성곡선을 나타내고 있다. 가장 일반적인 트랜지스터의 직류특성곡선을 보이고 있다. 실험은 기본적인 MESFET의 특성을 보기 위하여 실시하였다. 실험에서 게이트 전압은 -2.5 V부터 0 V까지 0.25 V씩 증가하며 전압을 인가하였다. 그리고 드레인 전압은 0 V에서 2 V까지 0.02 V씩 증가하며 인가하였다. 그림 2에서 게이트 문턱전압은 -2.5 V이고, 드레인 펀치오프전압은 게이트전압 0 V에서 약 1.2 V로 나타났다.

그림 3은 소스를 개방시킨 실험에서 게이트의 누설전류를 측정한 것이다. 게이트 누설전류는 게이트 전압이 음의 전압을 크게 할수록, 그리고 드레인 전압이 증가할수록 증가한다. 이것은 M-S 접합사이에 역전압이 증가하면, 쇼트키 장벽 효과에 의하여 전위장벽이 낮아져 누설전류를 증가시키기 때문이다.

그림 3에서 게이트 전압을 0 V로 인가하였을 때 게이트 누설전류는 드레인 전압이 0 V에서 10^{-9} A




그림 3. 소스 개방 상태에서 게이트 누설 전류.

Fig. 3. Gate leakage current at open source.

이고, 드레인 전압이 2 V에서 9.5×10^{-5} A로 증가한 것을 볼 수 있다. 또한 게이트 전압을 -2.5 V로 인가하였을 때 드레인 전압 0 V에서 9×10^{-5} A이며, 드레인 전압이 2 V에서는 8.5×10^{-4} A로 전압변화에 대한 게이트 누설 전류의 변화가 적은 것을 볼 수 있다. 이는 쇼트키 장벽 효과가 역전압의 제곱근의 형태로 영향을 주기 때문이다.

그림 4는 소스를 단락 시킨 실험에서 게이트의 누설전류를 측정한 것이다. 실험은 소스를 개방한 경우의 실험과 동일한 조건에서 동일한 전압을 인가하여 실험하였다. 이 실험에서도 게이트 전압이 음의 방향으로 증가할수록 게이트 누설전류가 증가하고, 드레인 전압이 증가할수록 게이트 누설전류가 증가하는 것을 알 수 있다.

게이트 전압 0 V, 드레인 전압 0 V에서 게이트 누설전류는 약 9×10^{-8} A로 실험 1과 비교하여 거의 같음을 볼 수 있다. 그런데, 게이트 전압 0 V 드레인 전압 2 V에서 게이트 누설전류는 9.5×10^{-6} A로 실험 1의 소스를 개방한 상태에서의 게이트 누설전류 9.5×10^{-5} A의 10배 정도 적은 것으로 나타나있다. 또한 게이트 전압이 0 V에서 드레인 전압변화에 대한 게이트 누설전류 변화가 실험 1에서의 게이트 누설전류의 변화에 비하여 적은 것을 볼 수 있다. 그러나 게이트 전압이 -2.5 V, 드레인 전압 0 V에서 게이트 누설전류는 9.5×10^{-5} A이고, 동일 게이트 전압, 드레인 전압 2 V에서는 게이트 누설전류가 1×10^{-5} A이다. 이 결과는 소스를 개방하였을 때의 결과와 거의 일치하고 있다.




그림 4. 소스 단락 상태에서 게이트 누설 전류.
Fig. 4. Gate leakage current at short source.

게이트와 드레인에 인가한 전위차는 금속과 반도체의 접합에 인가한 역방향 전압이다. 그러므로 쇼트키 장벽 효과는 동일조건의 영향을 받으므로 동일한 전류가 발생하여야 하나, 실험 1과 실험 2에서 누설전류가 약 10배의 차가 발생한다. 이 사실은 동일소자를 다이오드형태의 실험 1과 FET형태의 실험 2의 사용방법의 차이에 의하여 발생한 것으로, 두 실험의 차이는 채널을 통하여 전류가 흐르는 것과 흐르지 않는 것의 차이가 있다.

그림 5는 실험 1, 2에서 게이트 누설 전류비를 보이고 있다. 게이트 전압이 -2.5 V에서는 거의 소스를 개방하였을 때와 단락하였을 때의 차이가 없으므로 1의 값을 가지나, 게이트 전압이 0 V에서는 드레인 전압이 증가할수록 전류의 크기가 줄어들고 있음을 알 수 있다.

그림 6은 채널전하에 의하여 증가한 전위장벽의 크기를 보이고 있다. 이것은 게이트 누설전류로부터 구하였다. 식 (1)을 다시 쓰면

$$J_s = A^* T^2 \exp\left(-\frac{q\phi_{Bn}}{kT}\right)$$

여기에서 전위장벽의 크기 ϕ_{Bn} 은 쇼트키 장벽 효과의 영향을 고려한 장벽의 크기 ϕ_B 와 채널전하에 의해 전위장벽을 크게 한 $\nabla\phi$ 로 나누면 다음식과 같을 수 있다.

$$TA\phi_{Bn} = \phi_B + \Delta\phi \quad (11)$$




그림 5. 소스를 개방하였을 때와 단락하였을 때의 게이트 누설전류비.
Fig. 5. Gate leakage current ratio.

식 (11)을 식 (1)에 대입

$$J_s = A^* T^2 \exp\left(-\frac{q(\phi_B + \Delta\phi)}{kT}\right)$$

$$J_s = A^* T^2 \exp\left(-\frac{q(\phi_B)}{kT}\right) \exp\left(-\frac{q(\Delta\phi)}{kT}\right) \quad (12)$$

식 (12)에서

$$A^* T^2 \exp\left(-\frac{q(\phi_B)}{kT}\right) = J_{S0} \quad (13)$$

라 하면

$$\frac{J_s}{J_{S0}} = \exp\left(-\frac{q\Delta\phi}{kT}\right) \quad (14)$$

$$\nabla\phi = -\frac{kT}{q} \log \frac{J_s}{J_{S0}} \quad (15)$$

전위장벽은 게이트 전압이 0 V에서 드레인 전압이 증가할 때 증가하고 있고, 드레인 전압이 -2.5 V에서는 거의 변화가 없는 것으로 나타나고 있으며. 그 크기는 게이트 전압 0 V 드레인 전압 2 V에서 약 0.08 V정도 임을 알 수 있다.




그림 6. 증가한 전위장벽의 크기.

Fig. 6. Growing barrier height.

그림 7은 온도변화에 따른 소스개방과 단락시의 게이트 누설 전류비를 나타내고 있다. 상온에서 누설전류비는 10배가 넘게 크고, 온도가 증가할수록 감소하는 것을 볼 수 있다.

그림 7에서 온도변화에 대하여 게이트 누설전류비가 줄어드는 것은 채널전하에 의한 전위장벽영향이 줄어들어 발생하는 것이라기보다는, 메탈에 있는 캐리어가 온도에 의하여 에너지를 많이 받으므로 해서 전체 누설전류가 증가하므로 발생한다. 그러므로 전체적으로 보면 온도가 상승하면, 채널에 의한 전위장벽의 증가보다는 캐리어의 에너지증가에 기인하는 게이트 누설이 주를 이루게 된다.

6. 결 론

본 논문은 채널전하로 인하여 발생하는 게이트의 전위변화가 영상전하에 의한 전위장벽 강하성분을 감소시키는 것을 설명하고 있다. 그러므로 게이트의 누설전류가 실제적인 것보다 적어지는 것을 알 수 있었고, 또한 게이트 전위장벽에 대한 새로운 모델을 제시하였다.

또한 본 논문에서는 이것을 증명하기 위하여 두 가지의 실험을 하였다. 첫 번째는 소스를 개방한 상태에서 게이트와 드레인에 역전압을 인가하고, 게이트 누설전류를 측정하는 실험이었다. 이것은 Schottky Diode와 같은 특성을 갖는 것으로 사료된다. 두 번째 실험은 소스를 단락한 상태에서 게이트와 드레인 사이에 역전압을 인가하고, 게이트 누설전류를 측정하는 실험을 하였다. 이것은 FET




그림 7. 온도변화에 대한 소스개방과 소스단락시의 게이트 전류비.

Fig. 7. Leakage current ratio btween short and open source with different Temperature.

의 특성을 나타내는 것으로 사료된다. 이 두 실험에서 게이트 누설 전류는 영상전하의 영향에 의한 전위장벽강하의 영향만 있으므로 거의 유사한 전류가 흐를 것으로 사료되나, 실제로는 많은 차이를 나타내고 있다. 이것은 채널내의 전하에 의해 영상전하에 의한 전위장벽 감소 전계의 영향을 줄이기 때문에 전체전위 장벽을 증가시키고 있으며, 그 크기는 게이트 전압 0 V 드레인 전압 2 V에서 약 0.08 V임을 알 수 있었고, 모델에 의하여 계산한 것은 0.065 V의 전위 장벽이 변화하는 것으로 계산되었다.

참고 문헌

- [1] T. Ytterdal, "Enhanced GaAs MSEEFT CAD model for a wide range of temperatures", IEEE Trans. on Electron Devices, Vol. 42, No. 10, p. 1724, 1995.
- [2] C. A. Liechti, "Microwave field-effect transistors-1976", IEEE Trans. on Microwave Theory and Techniques, Vol. MTT-24, No. 6, p. 279, 1976.
- [3] M. Hirose, "A lightly doped deep drain GaAs MESFET structure for linear amplifiers of personal handy-phone systems", IEEE Trans. on Electron Devices, Vol. 43, No. 12, p. 2062, 1996.

- [4] Won C. S., Ahn H. K., Han D. Y., and El N., "DC characteristic of MESFET's at high temperatures", Solid-State Electronics, Vol. 43, No. 3, p. 537, 1999.
- [5] F. Danneville, "Influence of the Gate Leakage Current on the Noise Performance of MESFET's And MODEFET", IEEE MTT-S Digest, p. 373.
- [6] M. M. Ahmed, "Schottky barrier depletion modification - A source of output conductance in submicron GaAs MESFETs", IEEE Trans. on Electron Devices, Vol. 48, No. 5, p. 830, 2001.