

# 토크리플 억제와 역률개선을 위한 단상 SRM의 구동시스템

論文

55B-8-1

## Single-phase SRM Drive for Torque Ripple Reduction and Power Factor Improvement

安珍雨<sup>†</sup> · 梁嘉寧<sup>\*</sup>  
(Jin-Woo Ahn · Jianing Liang)

**Abstract** – In the single-phase switched reluctance motor (SRM) drive, the required DC source is generally supplied by the circuit consisting of bridge rectifier with diodes and many filter capacitances connected with AC source. Although the peak torque ripple of SRM is small because of large capacity of the capacitance, the charge and discharge time which the AC source acts on the capacitance are small and the peak current will pass on the side of source, so power factor and system efficiency decrease. Therefore a novel SRM drive system is presented in this paper, which includes drive circuit realizing reduction of torque ripple and improvement of power factor and switching topology. The proposed drive circuit consists of one switching part and diodes which can separate the output of AC/DC rectifier from the large capacitance and supply power to SRM alternately in order to realize reduction of torque ripple and improvement of power factor through the turn on and turn off of switching part. In addition, the validity of method is tested by simulation and experiment.

**Key Words** : 단상 SRM, 역률개선, 토크리플 억제, 스위칭 토플로지, 1단구조방식

### 1. 서 론

단상 SRM을 구동하기 위해서는 상용 전원으로부터 SRM 구동에 필요한 직류전원을 만들어야 하며, 이는 일반적으로 다이오드 브릿지 정류기와 대용량의 필터용 커패시터로 얻고 있다. 이와 같이 얻어지는 직류전압으로 SRM을 구동하면, 단상 SRM의 피크 토크리플은 억제 가능하지만, 대용량 커패시터의 짧은 충전구간으로 인해 전원측에 피크 성 교류전류가 흐르게 되어, 역률이 크게 저하되며, 불필요한 무효전력의 발생으로 에너지효율이 감소되는 문제점을 갖고 있다[1].

최근 이러한 낮은 역률에 대한 문제점을 해결하기 위하여 역률개선(Power Factor Correction, PFC)회로를 적용한 SRM 구동회로의 설계 및 스위칭 토플로지에 대한 연구가 활발히 진행되고 있다[1-8]. 기존의 SRM 구동회로에서 역률개선방법을 살펴보면, 다이오드 정류기와 대용량 필터용 커패시터 간에 역률보상회로를 추가하는 방법[2,3], AC/DC 정류기 회로를 수정하여 역률을 개선하는 방법[4,5], SRM측 컨버터의 내부구성을 수정하여 역률을 개선하는 방법[6,7]

등이 있다. 그중에서, 다이오드 정류기와 대용량 필터용 커패시터 간에 역률보상회로를 추가하는 방법은 역률개선 및 고조파성분의 감소가 뚜렷하여 대표적인 PFC회로라고 볼 수 있지만, 부스트 인덕터와 스위칭 소자 및 다이오드로 구성된 부스트 컨버터가 별도로 필요하며, 그 추가된 스위칭 회로와 토플로지가 복잡하다. AC/DC 정류기 회로를 수정하여 역률을 개선하는 방법은 전원측에 휠링용 인덕터와 2개의 스위칭 소자가 포함되어 있는 가변 전압형 브릿지 컨버터가 필요하므로 소자의 수가 증가하여 경제적으로 불리하며, SRM측 컨버터의 내부구성을 수정하여 역률을 개선하는 방법은 특정 컨버터 및 다상 SRM에 적용되어야 하는 문제점이 있다.

기존의 SRM 구동의 역률개선방법과는 달리, 본 논문에서는 단 한 개의 스위칭 소자와 다이오드의 추가로 AC/DC 정류기의 출력단과 대용량 커패시터를 분리시켜, 토크리플 억제와 역률개선을 위한 스위칭 소자의 적절한 온오프를 통해 두 개의 전압원이 교번적으로 비대칭 브릿지 컨버터를 거쳐 단상 SRM에 인가하는 구동회로와 스위칭 토플로지를 제안한다. 제안된 단상 SRM의 구동드라이브는 부가적인 능동회로가 없는 1단구조로서 회로구성이 간단하고, 경제적이며, 제어가 용이하면서도 토크리플 억제와 역률개선을 동시에 실현할 수 있다는 장점을 갖고 있다.

본 논문에서 제안하는 단상 SRM의 역률개선 및 토크리플 억제를 위한 구동시스템은 수학적 모델을 통한 다양한 수치시뮬레이션과 실제실험 결과를 통해 제안방식의 타당성을 입증한다.

<sup>†</sup> 교신저자, 正會員 : 慶星大學校 電氣電子 · 메카트로닉스工  
學部 教授 · 工博

E-mail : jwahn@ks.ac.kr

\* 學生會員 : 慶星大學校 電氣電子工學科 碩士課程

接受日字 : 2006年 4月 15日

最終完了 : 2006年 7月 18日

## 2. 단상 SRM 구동용 1단구조방식의 PFC회로

### 2.1 1단구조방식의 PFC회로

일반적으로 단상 SRM 구동드라이브는 그림 1과 같이 다이오드 브릿지 정류기와 대용량의 필터용 커패시터에 의해 직류전압을 얻고 있다. 이러한 구동드라이브는 비록 전력회로가 간단하고 토크리플이 작지만, 대용량의 필터용 커패시터의 충·방전 전류로 인해 교류전원측에 피크성의 교류전류가 흐르게 된다. 따라서 입력전압과 동위상을 갖는 전류가 흐르지 않게 되어 역률이 매우 낮으며, 불필요한 무효전력이 생겨 에너지 효율이 감소되는 문제점이 있다. 이러한 문제점들은 전력품질에 대한 요구가 높거나 SRM의 고성능 구동을 필요로 하는 분야에서는 대단히 중요하다.




그림 1 기존의 단상 SRM 구동드라이브 및 전압, 전류 (a) 구동드라이브 (b) 전원전압, 전원전류 및 SRM 상전류 파형

Fig. 1 Conventional single-phase SRM drive, voltage and current; (a) drive circuit (b) wave of source voltage, source current and phase current

이러한 문제점을 해결하기 위하여 일반적으로 그림 2와 같이 다이오드 브릿지 정류기와 대용량의 필터용 커패시터 간에 역률보상회로를 추가하는 2단 구조방식의 역률개선방법을 많이 사용되고 있다. 이와 같은 PFC드라이브는 부스트 인덕터 <math>L\_F</math>와 스위칭 소자 <math>Q\_F</math> 및 다이오드 <math>D\_F</math>로 구성된 부스트 컨버터를 별도로 필요하여, 경제적으로 불리하며, 역률보상을 위한 <math>Q\_F</math>의 스위칭 회로와 토크리플을 복잡하다. 따라서, 본 논문에서는 회로구성이 간단하고 경제적인 1단구조방식의 PFC드라이브에서 역률을 개선하며 토크리플을 억제하기 위한 새로운 스위칭 토크리플을 제안한다.

그림 3은 제안된 1단구조의 단상 SRM 구동드라이브와 전원전압 및 전류파형을 나타내고 있다. 제안된 드라이브는

단 하나의 능동소자 <math>Q\_F</math>의 추가로 전원측과 대용량의 커패시터를 분리시킴으로써, 전원전압과 충전된 대용량의 커패시터의 전압을 교변적으로 SRM에 인가하는 1단방식의 역률개선방법이다. 이 방법에서 SRM의 여자구간에는 <math>Q\_F</math>를 온하여 커패시터에 충전된 전기에너지로 SRM의 여자를 위한 전류를 확보하고, SRM의 소자구간에는 SRM의 잔류 자계에너지를 커패시터에 회수하며, SRM의 토크발생구간에는 <math>Q\_F</math>를 오프하여 전원측에서 전기에너지를 SRM에 공급하여 기계에너지로 변환하도록 함으로써, 역률저하에 영향이 큰 여자구간과 소자구간에서는 커패시터와 SRM이 에너지 교환을 하도록 하고, 역률향상에 유익한 토크발생구간에서는 전원과 SRM이 직접 에너지 교환을 하도록 하여, 역률을 개선한다. 이론에 의한 이상적인 전원전압과 전류파형은 그림 3(b)에 보이고 있다.




그림 2 부스트 컨버터를 이용한 2단 구조방식의 PFC드라이브  
Fig. 2 Two stage PFC drive using boost converter




그림 3 제안한 단상 SRM 구동드라이브 (a) 구동드라이브 (b) 전원전압 및 전류 파형

Fig. 3 Proposed single-phase SRM drive; (a) drive circuit (b) source voltage and current

### 2.2 1단구조 PFC회로의 동작모드

위와 같이 주어지는 PFC회로는 단상 SRM 구동에 필요한 상 스위치 <math>Q\_U, Q\_D</math>와 방전 스위치 <math>Q\_F</math>의 온오프 조합에

따라, 그림 4와 같이 각각 방전전류 여자모드, 입력전류 여자모드, 에너지 회수모드, 전원 충전모드 등 4개의 모드로 분류하여 해석할 수 있다.

그림 4(a)의 방전전류 여자모드는 상 스위치와 방전 스위치가 모두 온일 경우, 충전된 커페시터의 전압이 전원전압보다 높을 때 나타나며, 이 모드에서 SRM의 상전류  $i_1$ 은  $C$ ,  $Q_F$ ,  $Q_U$ ,  $Q_D$ 를 통하여 흐른다.




그림 4 1단구조 PFC드라이브의 동작모드 (a) 방전전류 여자모드 (b) 입력전류 여자모드 (c) 에너지 회수모드 (d) 전원 충전모드

Fig. 4 Operational mode of the proposed drive; (a) discharging current excitation mode (b) source current excitation mode (c) energy storage mode (d) source charging mode

전류확립구간에서 이 모드로 작동할 경우, 충전된 커페시터의 높은 전압은 신속하게 필요한 상전류를 생성할 수 있다. 낮은 전원전압구간에서 이 모드로 작동하면, 필요한 상전류를 생성함에 있어서 많은 시간을 소요하거나 또는 필요

한 상전류를 생성할 수 없는 문제를 해결할 수 있다. 이때의 회로방정식은 다음의 식 (1)과 같다.

$$v_c = R i_1 + L_{\min} \frac{di_1}{dt} = \frac{1}{C} \int i_1 dt \quad (1)$$

여기서,  $R$ 는 SRM의 상 저항값,  $L_{\min}$ 은 SRM의 최소 인덕턴스값,  $C$ 는 에너지 회수용 커패시턴스값이다.

한편, 토크발생구간에서 이 모드로 작동할 경우, 커페시터에 축적되어 있는 전기에너지가 SRM의 기계에너지로 전환할 수 있다. 낮은 전원전압구간에서 이 모드로 작동하면, 부하토크를 발생함에 있어서 필요한 상전류를 생성할 수 있으므로, 가변 전원전압으로 인해 나타나는 출력토크의 리플을 감소시킬 수 있다. 이때의 회로방정식은 다음의 식 (2)와 같다.

$$v_c = R i_1 + L(\theta) \frac{di_1}{dt} + i_1 \frac{\partial L(\theta)}{\partial \theta} \omega_{rm} = \frac{1}{C} \int i_1 dt \quad (2)$$

그림 4(b)의 입력전류 여자모드는 상 스위치가 온일 경우, 전원전압이 커페시터의 전압보다 높거나 방전 스위치가 오프되었을 때, 나타난다. 이때, SRM의 상전류는 다이오드 정류기,  $Q_U$ ,  $Q_D$ 를 통하여 흐른다.

전류확립구간에서 이 모드로 작동할 경우, 커페시터를 경유하지 않고 전원전압으로 바로 필요한 상전류를 생성하게 한다. 이 경우의 회로방정식은 다음의 식 (3)과 같다.

$$|v_s| = R i_2 + L_{\min} \frac{di_2}{dt} \quad (3)$$

한편, 토크발생구간에서 이 모드로 작동하게 할 경우, 전원측의 전기에너지가 직접 SRM의 기계에너지로 전환할 수 있어, 구동시스템의 역률개선에 기여한다. 이 경우의 회로방정식은 다음의 식 (4)와 같다.

$$|v_s| = R i_2 + L(\theta) \frac{di_2}{dt} + i_2 \frac{\partial L(\theta)}{\partial \theta} \omega_{rm} \quad (4)$$

그림 4(c)의 에너지 회수모드는 상 스위치와 방전 스위치가 모두 오프 되는 순간부터 시작되며, 휠링 다이오드  $D_U$ ,  $D_D$ 를 통하여 상권선의 잔류 무효전력을 커페시터에 회수하도록 한다. 이때의 회로방정식은 다음의 식 (5)와 같다.

$$v_c = R i_3 + L(\theta) \frac{di_3}{dt} + i_3 \frac{\partial L(\theta)}{\partial \theta} \omega_{rm} = \frac{1}{C} \int i_3 dt \quad (5)$$

그림 4(d)의 전원 충전모드는 상 스위치에 상관없이, 전원전압이 커페시터의 전압보다 높을 때 시작된다. 이때 전원에서 커페시터에로의 충전전류는 다음의 식 (6)으로부터 얻을 수 있다.

$$|v_s| = -v_c = -\frac{1}{C} \int i_4 dt \quad (6)$$

### 3. 역률개선을 위한 PFC회로의 스위칭 토플로지 및 문제점

#### 3.1 역률개선을 위한 PFC회로의 스위칭 토플로지




그림 5 역률개선을 위한 게이트 신호의 타이밍 차트와 전압, 전류

Fig. 5 Timing chart of gate signal, voltage and current for PFC

그림 5에 주어진 PFC회로의 방전 스위치  $Q_F$ 와 상 스위치  $Q_U$ ,  $Q_D$ 의 게이트 신호에 대한 타이밍 차트 및 커페시터 전압과 SRM 상전류파형을 보여준다.

회전자의 위치가 스위치 온각  $\theta_{on}$ 에 도달할 시점에  $Q_F$  와  $Q_U$ ,  $Q_D$ 를 모두 온 함으로써, 방전전류 여자모드로 PFC회로를 동작하게 하여, 충전된 커페시터의 높은 전압으로 신속하게 상전류를 확립하게 하고, 커페시터의 전압은 방전으로 인해 하강하게 된다. 또한, 회전자의 위치가 회전자극과 고정자극의 종단부가 만나는 위치  $\theta_{min}$ 에 도달할 시점에  $Q_F$ 를 오프 함으로써, PFC회로를 입력전류 여자모드로 동작하게 하여, SRM의 토크발생구간에 전원에서 에너지를 공급하게 되어 역률을 개선하고, 커페시터의 전압은 충, 방전회로의 단락으로 불변이다. 그리고, 회전자의 위치가 스위치 오프각  $\theta_{off}$ 에 도달할 시점에  $Q_U$ ,  $Q_D$ 를 모두 오프 함으로써, PFC드라이브를 에너지 회수모드로 동작하게 하여, SRM의 상권선에 잔류한 자계에너지를 커페시터에 보내며, 커페시터의 전압은 충전으로 인해 상승하게 된다.

#### 3.2 역률개선을 위한 PFC드라이브의 문제점

그림 6에 위에서 소개한 역률개선을 위한 PFC회로의 스위칭 토플로지를 적용했을 때의 전원 전압, 전원전류 및 상전류 파형을 나타내고 있다. 이는 110[V]의 전원전압, 6000[rpm]의 운전속도 및 정격부하에서 Matlab/Simulink를 사용하여 시뮬레이션을 진행한 결과이다. 그림 6의 시뮬레이션 결과로부터 전원 입력측의 전압과 전류는 동위상이 되어 양호한 역률이 이루어지는 반면, 전원전압이 정현파모양으로 가변함에 따라 SRM의 상권선에 흐르는 전류도 이와 같은 모양으로 흐르게 되고 이에 따른 출력토크도 정현파모

양으로 가변함을 알 수 있다. 이는 SRM의 운전영역의 토크 발생구간에서 역률개선을 위해 전원측에서 적당히 SRM에 에너지를 공급하게 되면서 발생하는 것으로서 상기의 토플로지로 1단구조의 PFC회로를 구동하였을 경우, 역률은 개선되지만 퍼크 토크리플이 기존의 SRM 구동회로에 비해 큼을 알 수 있다.

따라서, 본 논문에서는 역률이 개선되면서도 토크리플의 억제가 가능한 PFC회로의 스위칭 토플로지를 새로 제안하고자 한다.




그림 6 역률개선을 위한 PFC회로의 스위칭 토플로지를 적용했을 때의 전원 전압, 전원 전류 및 상 전류 파형

Fig. 6 Wave of source voltage, source current and phase current using switching topology of PFC drive

#### 4. 토크리플 억제를 위한 PFC회로의 스위칭 토플로지

그림 7에 토크리플 억제를 위한 PFC회로의 스위칭 토플로지를 보여주고 있다. SRM의 운전영역의 토크발생구간에서 토크리플이 적은 출력토크를 발생하려면 SRM의 상전류가 그림 7의  $i_m$ 와 같이 일정하며, 고역률 구동을 위해서는 전원전류가 그림 7의  $i_s$ 와 같이 입력 전원전압  $v_s$ 와 동위상인 정현파 파형을 이루어야 한다.

또한, 위의 두 개 조건을 동시에 만족시키기 위해서는 충전된 에너지 회수용 커페시터에 저장된 전기에너지로 그 차이를 보상하여야 한다. 따라서, 본 논문에서는 토크리플의 억제와 역률개선을 위하여 방전전류 여자모드와 입력전류 여자모드의 작동주기를 적절하게 조절하여, 단상 SRM의 역률개선과 토크리플 억제가 가능하도록 하였다. 그러므로 상스위치  $Q_U$ ,  $Q_D$ 의 온 구간인 도통구간에서 방전 스위치  $Q_F$ 의 온오프 전환시점을 적절하게 설정하면 된다.

$$i_m \cdot \theta_x = i_s \cdot \theta_{dw} \quad (7)$$

$$\theta_x = \theta_{dw} \sin \theta \quad (8)$$

여기서,  $\theta_x$ 는 입력전류 여자모드로 작동하는 구간,  $\theta_{dw}$ 는 도통각을 각각 나타낸다.

한편, 방전전류 여자모드로 동작하는 구간은  $\theta_{dw}(1 - \sin \theta)$

가 될 것이며, 이 구간동안 SRM에 투입되는 전기에너지도 공극적으로 전원에서 공급하는 것으로서, 실제 전원입력측의 전류는 앞에서 언급한  $i_s$ 보다 큰  $i_s^*$ 가 된다.




그림 7 토크리플 억제와 역률개선을 위한 스위칭 토플로지  
Fig. 7 Switching topology for torque ripple reduction and power factor correction




그림 8 토크리플 억제를 위한 게이트 신호의 타이밍 차트와 전압, 전류  
Fig. 8 Timing chart of gate signal, voltage and current for torque ripple reduction

그리고, 그림 8에 토크리플 억제를 위한 PFC회로의 방전 스위치  $Q_F$ 와 상 스위치  $Q_U$ ,  $Q_D$ 의 게이트 신호에 대한 타이밍 차트 및 커파서터 전압과 SRM 상전류 과정을 보여 준다.

## 5. 수치 시뮬레이션 및 실험

### 5.1 수치 시뮬레이션 및 고찰

제안된 방식의 유효성을 검증하기 위해 실제실험에 앞서, 시뮬레이션을 진행했으며, 시뮬레이션에서 사용한 단상 SRM은 극수가 6/6이고, 고정자와 회전자의 극호각이 각각 20, 24[deg.]이며, 최소 및 최대 인덕턴스는 각각 0.003, 0.016[H]이다. 또한, 시뮬레이션에서의 SRM의 모델은 실험을 통해 측정한 인덕턴스 프로파일에 근거를 둔 비선형모델이다. 인덕턴스 측정 실험은 회전자의 어느 위치에서 SRM 을 구속시킨 후, 상 권선에 직류전원을 인가하여 얻어지는

자화곡선을 통해 회전자 위치와 상 전류에 따라 변하는 인덕턴스를 얻었다. 전원전압은 단상 110[V], 60[Hz]의 교류전 압이라고 가정하였다.




그림 9 SRM 구동 시뮬레이션 결과 (a) 6000[rpm], 0.32[N.m], 470[ $\mu$ F] (b) 12000[rpm], 0.16[N.m], 470[ $\mu$ F] (c) 6000 [rpm], no load, 470[ $\mu$ F] (d) 6000[rpm], 0.32[N.m], 68 [ $\mu$ F]

Fig. 9 Simulation result of SRM drive; (a) 6000[rpm], 0.32 [N.m], 470[ $\mu$ F] (b) 12000[rpm], 0.16[N.m], 470[ $\mu$ F] (c) 6000[rpm], no load, 470[ $\mu$ F] (d) 6000[rpm], 0.32[N.m], 68[ $\mu$ F]

그림 9에 운전속도, 부하토크 및 커패시터 용량에 따른 단상 SRM 구동의 시뮬레이션 결과를 보인다. 그중, (a)는 운전속도, 부하토크 및 커패시터 용량이 각각 6000[rpm], 0.32[N.m] 및 470[ $\mu$ F]일 경우, (b)는 12000[rpm], 0.16[N.m] 및 470[ $\mu$ F]일 경우, (c)는 6000[rpm], 무부하 및 470[ $\mu$ F]일 경우, (d)는 6000[rpm], 0.32[N.m] 및 68[ $\mu$ F]일 경우, 전원측 전압과 전류, 상전류와 출력토크의 결과 과정을 보인다. 그림 9의 시뮬레이션 결과로부터 운전속도가 높으면 높을수록 전류파형의 왜곡이 적고 정현파에 근접하면서 역률이 많이 향상됨을 알 수 있다. 또한, 부하가 크면 클수록 역률이 향상되며, 커패시터의 용량이 크면 클 수록 토크리플의 억제효과가 커짐을 알 수 있다.

## 5.2 실험 및 고찰

그림 10에 단상 SRM의 구동시스템을 보여주고 있다. 실험에서 사용한 SRM의 파라미터는 시뮬레이션과 동일하게 정했고, DSP는 T.I사의 TMS320F2812-150[MHz]를 사용하였으며, 제어의 샘플링주기는 100[ $\mu$ s]로 설정하였다. 부하장치는 부하토크 조절이 가능한 다이나모메터를 사용하였고, 역률은 Power analyzer를 사용하여 측정하였다.





그림 10 단상 SRM의 구동시스템

Fig. 10 Single-phase SRM drive system


그림 11에 토크리플 억제를 위한 고역률 PFC회로의 스위칭 토플로지를 사용여부에 따른 실험결과를 보인다. 그림 11의 실험결과로부터 각각의 PFC회로의 스위칭 토플로지를 사용했을 때, 비록 모두 역률개선효과가 있지만, 토크리플 억제가 고려된 고역률 스위칭 토플로지를 사용했을 경우가 역률개선만을 위한 스위칭 토플로지를 사용했을 경우보다 퍼크 토크리플이 현저히 억제되었음을 알 수 있다. 또한, 토크리플 억제가 고려된 고역률 스위칭 토플로지를 사용했을 경우, 6000[rpm]의 운전속도에서의 역률은 무부하시 0.56, 부하토크가 0.32[N.m]일 시 0.63으로서, 부하토크의 증가와 함께 역률도 향상됨을 알 수 있다.

그림 12에 토크리플 억제가 고려된 PFC회로의 스위칭 토플로지를 사용했을 경우, 9000[rpm]의 운전속도에서의 실험결과를 보인다. 토크리플 억제를 고려한 스위칭 토플로지를 사용했을 경우, 그림 11의 6000[rpm]에서의 역률은 0.63, 그림 12의 9000[rpm]에서의 역률은 0.68로서, 속도가 높을수록 역률이 향상됨을 알 수 있으며, 이는 시뮬레이션 결과와 일치하다.

## 5. 결 론




(a)




(b)

그림 11 토크리플 억제를 위한 스위칭 토플로지를 사용여부에 따른 실험결과 (6000[rpm]) (a) 역률개선만을 위한 스위칭 토플로지를 적용하였을 경우 (b) 토크리플 억제가 고려된 고역률 스위칭 토플로지를 적용하였을 경우

Fig. 11 Experimental waveform before and after using switching topology for torque ripple reduction; (a) using switching topology for high power factor (b) using switching topology for high power factor and torque ripple reduction



(a)



(b)

그림 12 9000[rpm]의 운전속도에서의 실험결과 (a) no load (b) 0.21[N.m]

Fig. 12 Experimental waveform with 9000[rpm]; (a) no load (b) 0.21[N.m]

본 논문에서는 토크리플 억제와 역률개선의 목적으로 부가적인 능동회로가 없이 단상 SRM의 구동드라이브와 스위칭 토플로지를 제안하였다. 제안한 방식은 PFC회로가 1단구 조방식으로 구성되어 2단구조방식의 PFC회로에 비해 간단하면서도 토크리플의 억제와 역률 개선이 가능하다는 장점이 있다. 또한, 제안된 드라이브와 스위칭 토플로지는 수치 해석과 마이크로 콘트롤러 기반의 단상 SRM 구동실험을 통해 그 타당성을 입증하였다.

### 감사의 글

이 논문은 2005학년도 경성대학교 학술지원연구비에 의하여 연구되었음.

### 참 고 문 현


- [1] J. W. Ahn, Z. G. Lee, "Micro controller based Single-phase SRM Drive with High Power Factor," The Transactions of The Korean Institute of Power Electronics, Vol.11, No.1, pp.90-96, February 2006.
- [2] L. Caruso, A. Consoli, G. Scarella and A. Testa, "A Switched Reluctance Motor Drive Operating at Unity Power Factor," Industry Applications Conference, 1996. Thirty-First IAS Annual Meeting, IAS '96, Conference Record of the 1996 IEEE, Vol.1, 6-10 Oct. 1996 pp. 410 - 417
- [3] T. Gopalarathnam, H. A. Toliyat, "A High Power Factor Converter Topology for Switched Reluctance Motor Drives," Conf. Rec. of 31st IAS Annual Meeting, Vol.3, 13-18 Oct. 2002 pp. 1647 - 1652
- [4] C. H. Rim, W. H. Kim, E. S. Kim and K. C. Lee, "A Choppingless Converter for Switched Reluctance Motor with Unity Power Factor and Sinusoidal Input Current," Conf. Rec. of 25th PESC, IEEE 20-25 June 1994, pp. 500 - 507
- [5] Y. A. Kwon, K. J. Shin and G. H. Rim, "SRM Drive system with Improved Power Factor," Conf. Rec. of 23rd IECON, IEEE Vol.2, 9-14 Nov. 1997, pp. 541 - 545
- [6] F. S. Kang, J. H. Lee, S. J. Park, "Single-Stage Power Factor Corrected SRM Driver," IECON 02 [Industrial Electronics Society, IEEE 2002 28th Annual Conference of the], Vol.2, 5-8 Nov. 2002, pp. 1055 - 1059
- [7] A. Consoli, M. Cacciato and F. Gennaro, "Single Chip Integration for Motor Drive Converters with Power Factor Capability," IEEE Tr. on P.E, Vol.19, Issue 6, Nov. 2004, pp. 1372 - 1379
- [8] J. Reinert, S. Schroder, "Power-Factor Correction for Switched Reluctance Drives," Industrial Electronics, IEEE Transactions on, Vol.49, Issue 1, Feb. 2002, pp. 54 - 57

### 저 자 소 개



안 진 우 (安 珍 雨)

1958년생. 1984년 부산대 전기공학과 졸업.  
1986년 동 대학원 전기공학과 졸업(석사).  
1992년 동 대학원 전기공학과 졸업(공박).  
1995년 12월~1996년 2월 영국 글래스고우  
대 방문연구원. 1998년 8월~1999년 8월 미  
국 위스콘신대 방문교수. 1992년~현재 경  
성대 전기전자메카트로닉스공학부 교수.



梁 嘉 寧 (Liang Jianing)

1980년 7월 26일생. 2003년 중국 심양공업  
대 전기공학과 졸업. 2005년 3월~현재 경  
성대학교 대학원 전기전자공학과 석사과정.