

광학 시뮬레이션을 통한 PDP cell 구조의 최적화

정선욱[†] · 최혜림 · 강정원

[†]단국대학교 전자컴퓨터공학과

Optimization of Geometries in PDP Cell by Optical Simulation

Sun Wook Jung[†], Hye Rim Choi and Jung Won Kang

[†]Dept. of Electronics and Computer Engineering, Dankook University

ABSTRACT

The detailed studies regarding to the front and rear panel geometries of plasma display were needed to improve the luminance and efficiency. In plasma displays, 3-dimensional optical code can be used to analyze the variation of geometries and the changing of optical properties. The visible light distributions and illuminance were simulated depending on bus electrode position, ITO geometries, and alteration of dielectric layer's properties. This paper is concerned with development of a cell having high luminance and high efficiency for optical simulation. And the result of values could be expected to the application of real PDP cell.

Key Words : PDP, Optical code, Cell structure

1. 서 론

PDP (Plasma Display Panel)는 micro-plasma를 발생시키는 수많은 화소가 모여 있는 구조의 디스플레이 소자로서, 각 화소가 가지는 구조와 특성의 변화는 PDP의 성능을 좌우한다. 특히 cell 구조의 변화와 설계는 휘도와 광효율 및 구동특성 향상의 주 요인으로 작용한다. HD (High Definition) digital TV 방송이 시작되면서 기존의 일반적인 468 scan-line에서 768 scan-line이상의 고해상도 디스플레이가 필요하게 되었다. 해상도의 증가는 같은 크기의 패널에서 cell의 수는 증가하고, cell의 크기는 감소되는 것을 의미하는 것으로, 고휘도와 고효율을 이루기 위한 기술은 한층 어려워지게 된다.

PDP 패널의 설계 과정에 있어 사용되는 simulation code는 cell의 변화를 신속하게 적용할 수 있고, 시간과 비용을 절감하면서 결과물을 예측할 수 있는 좋은 도구로 사용된다. 기존의 plasma code[1]는 셀의 방전 특성 연구에 주로 이용되어 왔으나 가시광 영역의 광학 특성을 관찰하고 최적화하는데 한계가 있다. 본 연구는

3-dimensional optical code[2]를 사용하여 하판의 형광체로부터 방사된 가시광을 상판을 투과한 후, detector에서 측정된 조도 (illuminance: lm/mm²)와 가시광의 패턴을 분석하는 방법으로 진행하였으며, 상하판의 geometry에 광학 특성인 반사, 투과, 흡수율을 적용하고, 다양한 형태의 cell을 설계하여 시뮬레이션하였다. 하나의 cell은 하판에 방전공간을 구분 지워주는 격벽과 VUV를 가시광으로 여기시키는 형광체가 있고, 상판에는 MgO막, dielectric layer, black matrix, bus electrode, ITO (Indium-Tin-Oxide) 등으로 구성되어 있다. PDP cell의 휘도와 효율에 영향을 주는 변수 요소로는 격벽의 높이, 모양과 slope, dielectric layer의 두께와 투과도, black matrix의 위치, bus electrode의 형태와 위치 등과 각각의 optical 특성 등이 있다. 최근의 연구를 통해 새로운 구조의 cell이 적용, 양산되는 시점에서 가시광 영역에서 cell의 광학적 특성을 적용한 시뮬레이션은 고휘도, 고효율의 또 다른 cell을 설계하는데 유용한 연구 데이터가 될 것이다.

2. Simulation 환경

본 논문에 사용된 3-dimensional optical code는 CAD

[†]E-mail : doors@dankook.ac.kr




Fig. 1. Geometry of Simulated PDP cell.

Table 1. Optical properties of materials in PDP.

Components	Width	Transmittance
Barrier Rib	120 μm	0%
ITO	1.3 μm	90%
MgO	0.5 μm	90%
Dielectric layer	38 μm	85%

와 호환이 가능하고 생성한 모델에 optical property를 설정할 수 있도록 되어있으며, Monte Carlo식의 ray trace로 illuminance뿐만 아니라 luminance, intensity, color calculation등을 측정할 수 있으며, detector를 원하는 위치에 설치함으로써 실제의 iCCD카메라로 촬영된 결과와 유사한 패턴을 얻을 수 있다.

Fig. 1은 시뮬레이션을 위해 설계된 일반적인 cell의 구조를 나타내고 있다. 42"의 HD PDP를 기반으로 하여 cell pitch가 0.678 μm (H) \times 0.300 μm (W)인 sub-pixel에 Table 1과 같은 geometry와 광학 특성을 기존의 논문과, 제조사의 홈페이지, code library의 물성 특성 데이터를 참고하여 적용하였다. 그리고, cell 간의 cross-talk을 최소화 하기 위하여 격벽의 투과율을 0%로 하였다. 광원으로는 85°의 slope을 가지는 격벽에 형광체를 15 μm 두께로 도포된 형태로 설계하여, 1lm의 에너지를 갖는 550 nm의 가시광을 방사하도록 하였다. 평판에 입사되는 ray의 특성 및 패턴은 illuminance를 비교하는 것이 가장 유용하기에 이에 준하여 상대적인 변화량을 살펴보았다.

또한, detector의 위치에 따라 결과의 편차가 발생되므로 셀 바닥 면으로부터 0.15, 0.2, 0.3 mm의 높이를




Fig. 2. Illuminance chart of various detector positions.

기준으로 하여 측정하였다. Fig. 2는 cell의 하판 위(방전cell 바닥으로부터 0.15 mm)와 상판 위(0.2 mm), 상판의 glass 사이(0.3 mm)에 detector를 설치하여 ray tracing한 후 도출된 결과이다. 하판의 윗부분에 설치된 detector에는 상판의 layer를 투과하기 전으로 실험 때마다 같은 값을 가지므로 원활한 실험의 진행을 확인하는 차원에서 관찰하고 결과에는 제외시켰다. 그리고, 실제 PDP의 상판 glass의 두께는 2.8 mm를 사용하고 있어 하나의 cell의 두께(약 0.2 mm)에 대비하여 특성 분석이 어려운 정도의 과도한 두께를 가지므로, glass를 투과하기 전인 상판의 윗부분(0.2 mm)에서 광 패턴의 관찰이 이루어졌으며, glass 내부의 위치인 0.3 mm에서는 illuminance만을 측정하여 비교하였다.

3. Simulation 결과 및 고찰

3.1. Bus position 변화에 따른 광 특성 변화

Plasma display에서 bus electrode는 전기적으로는 구동회로부터 전압을 인가하고 전류가 통하는 매개체이고 광학적으로는 광을 차단하고 반사하는 특성을 가진다. bus electrode의 선 폭에 따라 휘도손실이 발생하므로 폭을 최소화하기 위해 ITO같은 가시광 투과가 되는 투명전극을 사용한다. cell의 상판을 투과한 광의 휘도는 bus position과 ITO에 의해 결정된다.

Fig. 3는 bus position의 변화[3]에 의한 결과를 나타내고 있다. 상판의 black matrix, ITO는 고정시키고 electrode gap을 점차적으로 줄여가며 시뮬레이션하였으며, detector의 위치가 0.2 mm일 때 electrode gap이 0.4 mm인 in-bus형태일 때 조도 값이 1.38E+9 lm/mm²로 가장 우수한 특성을 보인다.




Fig. 3. Visible light distributions and illuminance results for the different bus electrode gaps




Fig. 4. Visible light distributions and illuminance results for the different ITO widths.

3.2. ITO width 변화에 따른 광 특성 변화

투명전극인 ITO를 사용한 cell은 양산시 별도의 공정이 소요되고, 단가가 높아 휘도의 감소를 감안하고 ITO width를 줄이거나 제거하는 cell 구조도 제안된 바 있다[4]. Fig 4는 90% 투과도가 부여된 ITO width의 변화에 의한 결과를 나타내고 있다. ITO width가 작아질수록 illuminance 값이 커지는 결과를 보였으며, width가 0.02 mm로 줄었을 때 1.47E+9 lm/mm²로 나타남을 보이고 있다.

3.3. Dielectric layer의 transmittance와 thickness의 변화에 따른 광 특성 변화

광학적 성질을 갖는 또 다른 요소로 상판에 위치하여 bus electrode를 보호하고, 전기적으로는 방전전압에 영향을 주는 투명 유전체인 dielectric layer가 있다. Fig. 5는 dielectric layer의 550 nm의 wavelength에서 투과도 85%를 기준으로 하고 투과도를 변화시켰




Fig. 5. Visible light distributions and illuminance results for the different transmittance of dielectric layer.




Fig. 6. Visible light distributions and illuminance results for the different dielectric layer thickness.

을 때의 결과를 보이고 있다. detector의 위치가 0.2 mm일 때 조도는 70%에서 100%로 투과도를 증가시킬수록 조도값이 최대로 1.48E+9 lm/mm²까지 나타난다.

또한 dielectric layer의 전기적 성질을 배제하고, thickness의 변화에 따른 광학적 성질을 살펴보았을 때, Fig 6은 일반적인 width인 38 um에서 2배 더 얇은 19 um의 layer를 가질수록 illuminance값이 1.408E+9 lm/mm²까지 높아짐을 보이고 있다.

4. 결 론

Plasma Display cell에서, 상판의 ITO shape과 black matrix, bus electrode position에 따라 변화된 광특성을 측정할 수 있었고, dielectric layer의 두께와 광학적 특성에 의해 밝기와 광효율이 증가 혹은 감소함을 볼 수 있었다. 하판을 설계함에 있어, 형광체에 기존의 방전 특성과 여기현상을 접목시킨 데이터를 적용하여 실제와 근사한 값을 얻을 수 있을 것으로 기대되며, 휘도와 광효율의 향상을 위한 구조 설계에 있어, 방전 특성을 높이려는 노력도 필요하지만 화상을 이루는데 가장 중요한 가시광의 변화를 관찰하고 최적화하는데 광학 시뮬레이션이 필요함을 알 수 있다.

감사의 글

본 연구는 산업자원부 지방기술혁신사업(RTI04-01-02) 지원으로 수행되었으며, 이에 감사를 드립니다.

참고문헌

1. J T Ouyang, Th Callegari, B Caillier, J-P Boeuf, "Large gap plasma display cell with auxiliary electrodes", J. Phys. D: Appl. Phys. 36, pp.1959, 2003.
2. ORA (Optical Research Associates), Light tools (Version5.1.0), 2005.
3. Insook Lee, Sean J. Yoon, O. D. Kim and K. Y. Choi, "Effect of bus electrode position on discharge and luminous characteristics of AC PDPs", IDW'04, pp. 1055, 2004.
4. N. Nagao, N. Kosugi, Y. Takata, N. Nishimura, K. Sumida, and S. Fujiwara, "Development of Ag fence electrode structure PDP without ITO", IDW'02, pp. 765, 2002.