

준귀금속 전이원소 Pt, Pd를 이용한 p-InGaAs의 오믹 접촉저항 특성 연구

박영산 · 류상완 · 유준상*, 김효진**, 김선훈**, 김진혁***†

전남대학교 물리학과, *(71)OE Solutions

한국광기술원(KOPTD), *전남대학교 신소재공학부

Ohmic Contact Characteristics of p-InGaAs with Near-Noble Transition Metals of Pt and Pd

Young-San Park, Sang-Wan Ryu, Jun-Sang Yu*, Hyo-Jin Kim**,
Sun-Hun Kim*** and Jin-Hyeok Kim***†

Department of Physics and Institute of Optoelectronics, Chonnam National University, Gwangju 500-757

*OE Solutions, Gwangju 500-460

**Korea Photonics Technology Institute, Gwangju 500-460

***Department of Materials Science and Engineering, Chonnam National University, Gwangju 500-757

(2006년 7월 19일 반송, 2006년 10월 10일 최종수정본 반송)

Abstract. Electrical characteristics of Pt/Ti/Pt/Au and Pd/Zn/Pd/Au contacts to p-type InGaAs grown on an InP substrate have been characterized as a function of the doping concentration and the annealing temperature. The Pt/Ti/Pt/Au contacts produced the specific contact resistance as low as $2.3 \times 10^{-4} \Omega \cdot \text{cm}^2$, when heat-treated at an annealing temperature of 400°C. Comparison of the Pt/Ti/Pt/Au and Ti/Pt/Au contacts showed that the first Pt layer plays an important role in reducing the contact resistivity probably by lowering energy barrier at the metal-semiconductor interface. For the Pd/Zn/Pd/Au contacts, the contact resistivity remained virtually unchanged with increasing annealing temperature. The specific contact resistivity as low as $4.7 \times 10^{-4} \Omega \cdot \text{cm}^2$ was obtained. The results indicate that the Pt/Ti/Pt/Au and Pd/Zn/Pd/Au schemes could be potentially important for the fabrication of InP-based optoelectronic devices, such as photodetector and optical modulator.

Key words: InGaAs, ohmic contact, contact resistivity.

PACS: 73.40.Cg, 73.40.Ns

1. 서 론

InP 기반의 광검출기, 광변조기, 레이저 등은 초고속 광통신시스템의 핵심소자로 그 중요성이 날로 증가하고 있다.¹⁾ 특히 광통신의 발전에 따라 고속 광소자의 활용범위가 넓어지고 있으며, 이에 따라 소자의 크기가 지속적으로 감소하고 있다.²⁾ 소자크기가 작아지면 불가피하게 오믹접촉 (ohmic contact) 번개도 작아지게 되는데, 이를 보상하기 위하여 더 낮은 오믹 접촉비저항 특성이 요구된다. 따라서 고속 광소자에 요구되는 저잡음, 고이득, 고성능 특성의 구현을 위해서 외부 전극과 반도체 소자 사이의 오믹 접촉 저항을 최소화하는 것이 중요하다. 또한 레이저 등의 고출력 소자에서 접촉저항이 높으면 소자의 인가전압이 높아져서 열이 발생하게 되고, 이는 소자 특

성의 저하를 가져오므로 낮은 접촉비저항이 필수적이다.

낮은 접촉비저항 값을 얻기 위해서 반도체 접촉층의 노광농도와 접촉 금속층을 변화시키고, 열처리 온도 등의 공정조건을 최적화시키는 연구가 속 넓게 진행되어 왔다. InP 기반의 광소자의 경우 p-형 오믹을 위해서는 일반적으로 좋은 오믹 특성을 갖는 p-InGaAs가 접촉층으로 사용된다. p-InGaAs는 상대적으로 작은 오믹 접촉비저항을 갖는 것으로 알려져 있었고,³⁻⁵⁾ 따라서 대부분의 연구는 오믹 특성이 좋지 않은 p-InP 접촉층에 대하여 수행되었다.⁶⁻⁸⁾ 그러나 반도체 광소자의 발전과 소자 크기의 지속적인 감소로 기존의 오믹 특성이 더 안정적이며, 더 적은 접촉비저항을 갖는 새로운 오믹 구조가 요구되고 있다.

현재까지의 연구에 의하면 p-InP에 대한 오믹 접촉비저항 값은 노광의 방법과 노광농도에 크게 의존하며 약 10^3 - $10^4 \Omega \cdot \text{cm}^2$ 의 범위에 머물러 있다. 반면 p-InGaAs

*E-Mail : jinhyeok@chonnam.ac.kr

의 경우 Ti/Pt/Au의 경우 $1 \times 10^6 \Omega \cdot \text{cm}^2$ 의 오믹접촉 저항이 보고되었고,³⁾ Pd/Pt, Pd/Zn/Pd/Ge, W의 경우 $10^6 \sim 10^7 \Omega \cdot \text{cm}^2$ 범위의 값이 보고되고 있다. 그러나, 위의 결과는 도핑농도 및 열처리온도 등에 크게 의존하고 있으므로, 안정적인 오믹 특성을 얻기 위해서는 다양한 금속 층과 공정조건의 효과에 대한 연구가 필수적이다.

본 논문에서는 p-InGaAs에 대한 오믹 특성을 개선하기 위하여 준귀금속(near noble metal) 전이원소 기반의 금속층에 대한 오믹 접촉저항 특성을 연구하였다. Ti, Pt, Pd 같은 준귀금속 전이원소들은 높은 공정온도와 전류 밀도에 대해서 열적으로 안정한 특성을 지니며, 오믹 공정의 균일도를 개선시킬 수 있는 장점이 있어 광소자의 신뢰성을 향상시키는 것으로 보고되고 있다.⁷⁾ 본 연구에서는 전자선 증착법에 의해 증착된 Pt/Ti/Pt/Au와 Pd/Zn/Pd/Au 금속층에 대한 오믹 접촉저항을 샘플의 도핑농도와 열처리 온도를 변화시키며 조사하였다. 분석을 위하여 Transmission Line Method(TLM) 패턴을 제작하였으며,⁹⁾ 4-point probe 방법을 이용하여 금속 패드간의 저항값을 측정하였다.

2. 실험 방법

먼저 비전도성(semi-insulating) InP 기판 위에 유기금 속화학증착법(metalorganic chemical vapor deposition) 방법으로 $0.3 \mu\text{m}$ 두께의 p-InGaAs를 성장하였다. p-형 불순물로는 dimethylzinc(DMZn)를 이용하였다. 도핑농도에 따른 오믹 접촉저항 특성을 조사하기 위하여 DMZn 유량을 변화시켜 도핑농도가 다른 A-type, B-type 두 종류의 샘플을 제작하였고, capacitance-voltage 방법으로 도핑농도를 측정하였다. A-type 샘플은 충분히 큰 DMZn 유량을 사용하여 도핑농도 포화 영역에서 제작되었고, 도핑농도는 $2.0 \times 10^{19} \text{ cm}^{-3}$ 으로 측정되었다. 반면 B-type 샘플은 DMZn 유량에 따라 도핑농도가 선형적으로 증가하는 영역에서 성장되었고, 도핑농도는 $1.5 \times 10^{19} \text{ cm}^{-3}$ 으로 관측되었다. DMZn 유량은 A-type 샘플에서 B-type 샘

플에 비해 2.5배 증가되었다.

성장된 p-InGaAs에 대하여 TLM 방법에 의해 오믹 접촉비저항을 조사하였다. 먼저 사진식각법과 습식식각에 의해 $150 \mu\text{m}$ 폭의 전류 전도를 위한 스트라이프(stripe)을 형성하였다. 그 후 전자선 증착법으로 Pt/Ti/Pt/Au(100/300/400/1000 Å) 혹은 Pd/Zn/Pd/Au (100/400/200/1000 Å)의 오믹 금속층을 증착하였다. Fig. 1에서 보는 바와 같이 오믹 금속층의 면적은 $200 \mu\text{m} \times 100 \mu\text{m}$ 이며, 오믹 패드의 간격이 각각 3, 8, 22, 27, 57 μm 가 되도록 패턴을 준비하였다. 준비된 샘플에 대하여 온도를 변화시키며 금속열처리 방법(rapid thermal annealing) 공정을 수행하였다. 그 후 측정 프로브와의 접촉저항 효과를 제거하기 위해, 4-point probe 방법을 이용하여 금속 패드간의 저항값을 측정하였다.




Fig. 2. (a) Circuit model of measured resistance (b) Relation between measured resistance and pad distance.




Fig. 1. Top view of fabricated TLM patterns.

두 패드 사이에서 측정되는 저항 R_{meas} 는 Fig. 2(a)와 같이 패드와 반도체의 접촉저항 R_c 와 패드 사이에서의 전도저항 R 의 합으로 주어진다. 측정된 저항값은 패드의 간격 L 에 따라 선형적으로 증가하게 되는데, 이 관계식은 식 (1)의 형태로 주어지게 된다. 이 때 W 는 금속패드의 폭, R_{sh} 는 면저항을 나타낸다.

$$R_{\text{meas}} = 2R_c + \frac{R_{\text{sh}}}{W}L = A + BL \quad (1)$$

접촉저항은 Fig. 2(b)와 같이 측정값을 선형근사한 직선의 y 절편 값으로부터 계산할 수 있다. 선형근사의 기울기를 B 라 하고, y 절편을 A 라 하면, 면적을 고려한 접촉비저항 r_c 는 아래와 같이 나타난다.

$$r_c = \frac{WA^2}{4B} \quad (2)$$

본 논문에서는 TLM 측정을 이용하여 p-InGaAs와 준극금속 전이원소 금속층의 오믹 접촉비저항 특성을 측정하고, 최적화된 공정조건을 확보하여 반도체 광소자 공정에 적용하고자 하였다.

3. 결과 및 고찰

3.1 Pt/Ti/Pt/Au 금속층

Pt/Ti/Pt/Au 금속층의 오믹 특성을 조사하기 위하여 두 종류의 샘플에 대하여, 각각 열처리 온도를 변화시키고 이에 따른 오믹 저항의 변화를 살펴보았다. 이 때 열처리 온도는 350, 380, 400°C를 사용하였고, 열처리 시간은 30초로 고정하였다. 이와 함께 반도체 접촉층의 효과를 분석하기 위하여, 접촉 Pt 층을 제거한 Ti/Pt/Au 금속층에 대한 특성을 함께 나타내었다. Ti/Pt/Au에 대해서는 A-type 샘플을 사용하였고, 열처리 온도는 400°C로 설정하였다.

Fig. 3에서는 위의 여러 조건에서 TLM 패턴의 패드 간격에 따른 접촉저항의 변화를 보여주고 있다. 패드 간격이 증가함에 따라 접촉저항이 선형적으로 증가하였으며, 이로부터 TLM 측정을 신뢰할 수 있음을 알 수 있었다. 이 그래프를 선형근사한 후 식 (2)를 이용하여 계산된 오믹 접촉비저항 값을 Fig. 4에 나타내었다. 도핑 농도에 따른 비교에서는 A-type^o B-type보다 모든 열처리 온도에서 더 낮은 접촉비저항을 갖는 것을 알 수 있다. 또한 A-type 샘플의 경우 열처리 온도가 올라감에 따라서 접촉비저항은 조금씩 낮아지지만 이는 측정오차 범위 내에 있다. 이 경우 접촉비저항은 400°C에서 가장 낮은 $2.3 \times 10^{-6} \Omega \cdot \text{cm}^2$ 을 얻을 수 있었다. 반면 B-type 샘플에서는 온도가 올라감에 따라 오믹 접촉저항이 증가하다 감소하는 결과를 얻었다.




Fig. 3. Resistance versus pad distance for the (Pt)/Ti/Pt/Au metal layer. Annealing temperature was changed from 350°C to 400°C for (a) type-A and (b) type-B.




Fig. 4. Contact resistance versus annealing temperature for Pt/Ti/Pt/Au contacts on p-InGaAs.

한편 Ti/Pt/Au 금속층의 접촉비저항은 A-type 샘플과 400°C 열처리 온도에서 $1.3 \times 10^{-5} \Omega \cdot \text{cm}^2$ 으로 매우 높게

측정되었다. 이 값은 Ti 위의 Pt 층이 있는 경우와 비교하면 약 백배정도 더 큰 값이다. 이처럼 같은 도핑농도와 온도에 대해서 Pt층의 유무에 따라 큰 접촉비저항 차이를 보이는 것은 Pt층이 p-InGaAs와 오믹 접합 금속 사이의 에너지 장벽을 낮추어 주는 효과를 보이는 것으로 생각된다. 즉, Ti층과 p-InGaAs의 접합 사이에는 이러한 에너지 장벽을 낮추는 효과가 작은 것을 알 수 있다. 이러한 결과는 Pt의 일함수가 5.7 eV로 Ti(4.3 eV)보다 크기 때문으로 생각된다. 본 연구에서는 Pt/Ti/Pt/Au 금속층을 사용하여 매우 낮은 접촉비저항 값을 얻을 수 있었고, 이 결과는 InP 기반의 광소자 제작에 활용될 수 있을 것이다.

3.2 Pd/Zn/Pd/Au 금속층

Pd/Zn/Pd/Au 금속층은 J. Shim 등에 의해 p-type InP의 오믹 금속으로 사용되었다.⁷⁾ 반도체와 접촉하는 Pd 층은 표면에서의 에너지 장벽을 낮추는 역할을 하고, Zn은 반도체 쪽으로의 확산을 통해 표면 도핑농도를 증가시킨다. 두 번째 Pd는 Zn의 외부확산을 억제하는 역할을 한다. 본 논문에서는 위의 금속층을 p-형 InGaAs에 적용하고, 오믹 접촉저항 특성을 조사하였다. A-type 샘플을 사용하였고, 열처리 온도는 400°C와 450°C, 열처리 시간은 각각 4분, 1분으로 설정하였다.

TLM 패턴에 대한 저항 측정결과를 Fig. 5에 나타내었다. 이 그림에서 보듯이 열처리 조건의 변화에 대하여 오믹 특성은 거의 변화가 없음을 알 수 있다. 400°C에서 오믹 접촉저항은 $4.7 \times 10^{-6} \Omega \cdot \text{cm}^2$ 이었고, 450°C에서는 $4.8 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 오믹 접촉저항이 측정 되었다. 온도 의존성이 낮은 이유는 Pd의 InGaAs와의 고체상 반

응을 통한 합금공정이 400°C 정도부터 일어나기 때문으로 생각된다. 또한 부분적으로 금속층의 Zn가 p-InGaAs로 확산해 들어가 높은 온도에서 외부확산을 통한 Zn의 손실을 보상해 주는 것도 영향을 미칠 것이다. 측정된 접촉비저항은 Pt/Ti/Pt/Au 계열에 비하면 높은 값이나, 열처리 온도의 영향이 매우 적다는 점에서 안정적인 공정 특성을 갖는다는 장점이 있다.

4. 결 론

p-형 InGaAs의 준귀금속 (near noble metal) 전이원소 기반 금속층에 대한 오믹 접촉저항 특성을 조사하였다. Pt/Ti/Pt/Au의 경우 400°C A-type에서 $2.3 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 낮은 오믹 접촉저항 값을 보였다. Pd/Zn/Pd/Au는 Zn의 외부확산 억제 특성과 Pd의 에너지 장벽 감소 효과로 400-450°C에서 $4.7 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 좋은 접촉비저항 특성을 보였다. 결과적으로 Pt/Ti/Pt/Au와 Pd/Zn/Pd/Au 계열은 InP를 기반으로 하는 광전소자의 제작에 있어 우수한 특성의 오믹 접촉금속으로 이용될 수 있음을 확인하였다.

감사의 글

전남대학교 광소재부품연구센터(R12-2002-054)의 연구비 지원에 의해 연구되었음.

참 고 문 헌

1. A. Agarwal, S. Banerjee, D. F. Grosz, A. P. Kung, D. N. Maywar, and T. H. Wood, IEEE Photon. Technol. Lett. 15, 1779 (2003).
2. H. Kawanishi, Y. Yamauchi, N. Mineo, Y. Shibuya, H. Murai, K. Yamada, and H. Wada, IEEE Photon. Technol. Lett. 13, 954 (2001).
3. G. Franz and M. Amann, J. Electrochem. Soc. 140, 847 (1993).
4. D. Y. Kim, J. S. Yu, S. J. Bae, J. D. Song, J. M. Kim and Y. T. Lee, J. Korean Phys. Soc. 38, 236 (2001).
5. P. Ressel, K. Vogel, D. Frzsche, K. Mause, Electronics Letters. 28, 2237 (1992).
6. L. C. Wang, M. -H. Park, F. Deng, A. Clawson, S. S. Lau, D. M. Hwang, and C. J. Palmstrom, Appl. Phys. Lett. 66, 3310 (1995).
7. S. Hwang, J. Shim, and Y. Eo, J. Korean Phys. Soc. 46, 751 (2005).
8. Y. -D. Woo and J. -S. Hong, Sae Mulli 49, 164 (2004).
9. G. K. Reeves and H. B. Harrison, IEEE Electron Device Lett. 3, 111 (1982).




Fig. 5. Resistance versus pad distance for Pd/Zn/Pd/Au contact layer.