

기술 특집

Field Emission Display 기술 개발 동향

이천규, 박종환, 이철호, 장철현, 최종식, 정언진, 최덕현(삼성SDI(주) 중앙연구소)

I. 서 론

FED(field emission display)는 CRT의 장점을 계승하는 가능성 있는 평판 디스플레이의 하나로서 주목을 받아왔다. 지난 10년 여 동안 많은 연구기관 및 회사에서 FED의 개발에 힘써왔지만, 기술의 완성 및 사업화는 계속 지연되어 온 것이 사실이다. 비로소 최근에 몰리브덴(Mo) 금속 에미터를 사용하는 Spindt형 FED 기술 개발이 완성 단계에 도달하였으며, mono-color FED가 high density graphic VFD를 대체하기 위해 생산되고 있다^[1]. Full-color FED 실현을 위해 일부 회사에서 연구되어온 저전압 칼라 형광체의 효율 및 수명 특성은 어느 정도 한계가 있는 것으로 드러났고, 아노드에 적어도 3kV 이상의 고전압을 인가하는 형태의 패널 구조로 개발되고 있다. 일본의 Futaba사가 발표한 11.3인치 VGA color FED의 경우 캐소드-아노드간 갭이 0.6mm이고, 사이에 3kV 정도의 아노드 전압이 인가되는 microtip FED 패널 구조를 가지고 있다. 1/525 duty ratio 구동 시 휙도가 350 cd/m²이고, column data 구동 전압이 25 V로서 훌륭한 특성치를 보여주고 있다. 하지만 microtip FED는 제조공정의 특수성 때문에 대면적화가 매우 어렵고 가격 경쟁력의 약점으로 인해 기술이 완벽하게 완성된다고 해도 중소형의 매우 협소한 시장에 진출할 것으로 예상되며, TFT-LCD와의 치열한 경쟁 상황에 놓일 것으로 예상된다. 중소형 평판 시장에서 TFT-LCD의 제품 경쟁력은 매우 높기 때문에 FED가 비중 있게 자리잡기는 어려워 보인다.

하지만 대형 HD-TV용 평판 디스플레이 시장에서 아직 절대 강자는 정해지지 않았으며, 이 시장에서 FED가 품질은 TFT-LCD, PDP 대비 동등 수준 이상을 가지면서 가격 경쟁력만 갖춘다면 경쟁력 있는 디바이스로 자리잡을 수 있는 기회가 있다고 판단된다. 이러한 전망 하에 한국의 삼성 및 LG, 일본의 Sony, Mitsubishi, Ise, 미국의 모토롤라 등의 기업에서 새로운 나노 소재인 카본 나노튜브(carbon nanotube, CNT)를 에미터 물질로 사용한 CNT-FED를 개발하고 있으며, 다른 한편으로 일본의 Canon-Toshiba

합작 법인이 PdO를 에미터 재료로 사용한 SED(Surface-conduction Electron-emitter Display)를 개발 중에 있다. 본 논문에서는 삼성에서 진행중인 CNT-FED 및 Canon-Toshiba의 SED 기술 개발 현황에 대해 살펴보자 한다.

II. 본 론


1. 삼성의 CNT-FED 기술개발 동향

CNT 에미터 재료로는 SWNT(Single-Wall Carbon Nanotube), DWNT(Double-Wall Carbon Nanotube), MWNT(Multi-Wall Carbon Nanotube) 등이 있다. CNT 에미터를 기판 상에 형성하는 방법으로는 크게 CNT powder를 paste로 만들어 인쇄, 건조, 소성 공정을 거쳐 만드는 CNT paste법이 있고, 카본 함유 가스를 고온에서 기상 증착하여 만드는 CVD-CNT법이 있다. CNT paste법은 기본적으로 스크린 인쇄, 건조, UV 노광 및 현상 등의 공정을 사용하므로 대면적의 기판에 에미터를 균일하게 형성하는데 유리한 반면 고순도 CNT powder의 원가가 아직은 비싸고, CVD-CNT법은 원가적으로 매우 유리하지만 대면적 증착 장비의 개발이 요구된다. 현시점까지의 실험 결과에 의하면 SWNT powder를 paste로 만들어 에미터를 형성했을 때 전자 방출 균일도나 구동전압 등의 면에서 좋은 특성을 보이고 있다. 하지만 신뢰성 면에서 좀 더 유리하다고 예상되는 MWNT를 사용한 CNT paste법 및 CVD-CNT 법에 대한 연구개발도 병행할 필요가 있다. 본 논문에서의 실험 결과는 SWNT paste를 가지고 만든 CNT 에미터를 사용한 디바이스로부터 얻어졌다. 캐소드 전극 구조에서는 게이트 전극 구조 개발이 핵심기술이며, 본 과제에서는 게이트 전극이 캐소드 전극 밑에 위치한 under-gate 구조와 게이트 전극이 캐소드 전극 위에 위치한 top-gate 구조 등 2가지에 대한 연구가 진행되었다. 형광스크린 분야에서는 통상 CRT에서 이용되고 있는 형광체 재료 및 슬러리(slurry)법에 의한 형광막 형성 기술이 FED 특성에 맞게 변형되어 적용되었다.


1) CNT emitter

[그림 1]은 감광성 CNT paste를 이용하여 CNT emitter 패턴을 기판 상에 형성하는 전형적인 제조공정 흐름을 보여주고 있다. CNT paste를 가지고 후막 인쇄기로 기판 상에 전면 인쇄를 한후, 60~80 °C 정도에서 CNT 후막을 건조한다. Photomask와 UV 노광기를 이용하여 UV 패턴 노광을 하고 현상을 한다. 현상 후 450 °C 정도에서 소성을 하고, 적절한 방법으로 CNT 표면을 처리하면 에미터 층 형성 공정이 완성된다. [그림 2]는 CNT powder 대비 frit 양에 따른 CNT층의 접착 강도를 보여주고 있다. 예상대로 frit 비율이 늘어날수록 기판에 대한 CNT 후막의 접착 강도는 커지는 것을 알 수 있다. 하지만 전자 방출 특성을 측정해본 결과 frit 양이 늘어날수록 CNT가 frit에 묻혀 전자방출 특성은 나빠지는 것을 볼 수 있었다. 따라서 frit 비율은 접착력과 방출 특성의 trade-off 관계를 고려하여 선택되어야 한다.


CNT powder에는 CNT 외에 카본 계열 불순물이 많이 존재한다. CNT powder의 순도가 높아질 때 전자방출 특성이 어떻게 변하는지를 보기 위해 실험이 행해졌다. 기존에 많이 사용되던 30 % 미만의 순도를 갖는 CNT powder를 95 % 이상의 순도를 갖는 powder로 대체하고 이를 이용한 paste 제조 공정 조건을 개선하여, 에미터 밀도의 향상에 의한 방출 전류 향상을 꾀하였다. [그림 3]은 고순도의 CNT powder를 사용하였을 경우의 전자 방출 특성이 향상되는 모습을 보여주고 있다. Diode-configuration 구조 테스트 결과 5 V/ μ m, 1/500 duty pulse 구동 조건에서 저순도 및



[그림 1] CNT 에미터 패턴 형성 공정 및 실제 공정후 에미터 패턴 사진(25 μ m 원형 패턴)



[그림 2] CNT paste에서 Frit양에 따른 기판과의 접착 강도



[그림 3] 고순도 CNT powder 적용에 의한 CNT 에미터 전자 방출 특성 향상

고순도 CNT의 경우 각각 30, 500 μ A/cm²의 전자를 방출 하여, 기존 대비 1600 % 정도 향상된 전자방출 밀도를 얻을 수 있었다. 구동 전계에서 보면, 200 μ A/cm²를 얻기 위한 전계가 7.1 V/ μ m에서 4.3 V/ μ m으로 줄어들었다.

2) 캐소드 전극 구조

$$Jav = \frac{B \cdot \pi}{Va \cdot \eta} \times 10^2 \quad \dots \dots \dots \quad (1)$$

Jav : average anode current density (μ A/cm²),
 B : 휙도 (cd/m^2), Va : 아노드 전압 (V),
 η : 형광스크린 효율 (lm/W)

형광스크린에 흘러야 하는 전류 밀도는 수식 (1)에 의해 계산될 수 있다^[2]. 아노드 전압이 6 kV, 원하는 휙도가 400 cd/m², 형광스크린 발광효율이 8.5 lm/W라고 가정하면, 필요한 아노드 전류 밀도는 2.5 μ A/cm²이다. 만일 에미터에서 방출된 전류가 모두 형광스크린에 도달한다고 가정하면, 캐소드에 요구되는 평균 전류 밀도는 2.5 μ A/cm²이다. Single-scan 구동으로 HD를 표시하고자 할 경우 통상 1/870 duty 구동을 하게 되므로 peak 방출 전류 밀도는 2.2 mA/cm²이다. 상기의 방출전류를 내기 위해 게이트와 캐소드 간에 스캔 전압 (V_{cg})을 인가하게 되고, 약 절반에 해당되는 전압을 데이터 전극에 인가하게 되는데 이것이 데이터 구동전압이다. 데이터 구동전압이 높으면 driver IC 원가가 비싸지는데, FED 모듈이 원가 경쟁력을 갖추기 위해서는 50 V 이내가 되어야 하는 것으로 알려져 있다^[3].

캐소드 기판상에서 하나의 sub-pixel에서 방출된 전자빔은 R,G,B 중 하나의 형광스크린 sub-pixel에 도달해야 색 재현 범위에 문제가 없는데, 이를 위해 캐소드 전극 구조를 잘 설계하여 방출된 전자빔이 어느 정도 집속이 이루어지도록 하여야 한다. 또한, 에미터 물질은 상기의 전류밀도로 전자방출을 할 때 일정 시간(예를 들면, 30,000시간) 이상의 내구성을 가져야 한다. 흔히 CNT-FED에서 화소간 균일도


가 부족하여 화상의 품위가 떨어져 보이는 현상이 존재한다. 이는 전자 방출 에미터 중 실제로 전자방출에 기여하는 emission site density가 작기 때문이며, 이의 해결을 위해 서는 일정 기준 이상의 emission site density가 존재하여야 한다.

역사적으로 볼 때, microtip-FED가 연구 개발되어 오면서 다양한 캐소드 전극 구조가 제안되었다. 하지만 개념적으로 분류하면 크게 top-gate, under-gate, lateral-gate 등으로 구분할 수 있다. Top-gate는 게이트 전극이 캐소드 전극 위에 존재하는 구조를 통칭하고, under-gate는 게이트 전극이 캐소드 전극 밑에 존재하는 것을 말하며, lateral-gate는 캐소드 전극과 게이트 전극이 동일 평면상에 존재하는 구조를 지칭한다. Top-gate 구조의 경우 예전의 microtip 캐소드 구조와 유사하며, 다만 에미터 재료로서 cone-type molybdenum tip 대신 CNT를 채용한 것과, 게이트 홀 지름이 μm 크기에서 수십 μm 로 증가했다는 차이점이 있다. Under-gate의 경우 삼성에서 개발된 구조로서 대면적화에 유리한 장점을 가지고 있다. Lateral-gate 구조 사례 중 하나는 Canon-Toshiba의 SED라고 할 수 있다. 본 논문에서는 under-gate 및 top-gate 캐소드 구조에 대한 기초 연구 결과가 일부 소개된다.

[그림 4]는 under-gate 캐소드 구조를 보여주고 있다^[4]. Under-gate 박막 전극이 기판 위에 증착되고 stripe 형상으로 패터닝된다. 후막 절연층이 인쇄, 건조, 소성 공정을 2회 반복하여 형성된다. 절연층 상에 contact via hole이 통상적인 사진 식각 공정 및 wet etching 공정을 이용하여 형성된다. 스퍼터링법으로 크롬 캐소드 전극이 증착되고 사진 식각 공정을 통하여 stripe 형상의 캐소드 전극 및 대향 전극(counter electrode)이 형성된다. 마지막으로 감광성(photosensitive) CNT paste를 이용하여 인쇄, 건조, UV 노광, 현상 공정을 거쳐 캐소드 상의 화소마다 하나의 CNT 패턴이 형성된다. CNT층을 450°C 열처리를 하고, 소정의 표면 처리를 하면 gated CNT 캐소드가 완성된다.

게이트 전극은 절연층을 사이에 두고 캐소드 전극 밑에 위치하며, 이론적으로 게이트 전압에 의한 전계가 CNT층 중심부보다는 edge에 강하게 인가되므로 edge에서 전자방출이 일어난다. CNT edge와 대향전극 사이의 거리는 통상 30 μm 정도이다. 제작된 캐소드는 CNT 표면을 적절하게 처리한 후 진공 챔버에 장착되어 전기적 특성이 평가된다. 이때 진공도는 통상 3×10^{-5} torr 정도이다.


실험 결과 under-gate 캐소드는 CNT edge와 대향전극 간의 거리에 따라 캐소드 구동 전압이 크게 달라지는 것을




[그림 4] Under-gate CNT 캐소드 구조

확인하였다^[5]. [그림 5]는 CNT edge와 대향전극 간 거리에 따른 I-V 특성 곡선을 보여주고 있다. 통상 30 μm 이던 갭을 마이크론 크기로 줄였을 때 캐소드 구동전압이 획기적으로 줄어드는 사실이 확인되었다. 고순도 CNT paste를 사용하고, 갭을 2.2 μm 으로 만들었을 때 1/1000 duty 구동 기준, cathode-to-gate 전압이 약 55 V일 때 $2.5 \mu\text{A}/\text{cm}^2$ 의 방출 전류 밀도를 얻을 수 있었다.

[그림 6] (a)는 제작된 top-gate 캐소드의 평면 사진이다. 게이트 홀 속에 까맣게 보이는 원형의 CNT 패턴이 잘 형성되어 있는 것을 볼 수 있다. 감광성 CNT paste의 패턴성이 좋아서 5 μm 지름의 원형 CNT 패턴까지도 가능하다. [그림 6] (b)는 제작된 캐소드의 I-V 특성 곡선을 보여주고 있다. 캐소드는 게이트 홀 지름이 20 μm 이고, CNT dot의 지름은 10 μm 이며, 고순도 CNT paste를 사용하여 제작되었다. 1/1000 duty 구동 기준, cathode-to-gate 전압이 약 36 V일 때 $2.5 \mu\text{A}/\text{cm}^2$ 의 방출 전류 밀도를 얻을 수 있었다. 물론 이는 초기 특성이고, CNT 에미터의 경우 현재까지는 시간 경과에 따라 방출 전류가 줄어드는 열화 현상을




(a)



(b)

[그림 5] 제작된 캐소드의 전자현미경 평면 사진(a) 및 CNT edge-to-counter electrode gap 변화에 따른 I-V 특성 곡선(b). A와 C 샘플은 갭은 2.2 μm 로 동일하고, 다만 A의 경우 고순도 CNT paste로 제작이 되었고, C의 경우 저순도 CNT paste를 이용하여 제작이 됨. B, D, E 샘플은 갭이 각각 1.6 μm , 3.5 μm , 30 μm 이고, 저순도 CNT paste가 사용되었다.




[그림 6] 제작된 top-gate 캐소드의 평면 모습(a). 게이트홀의 지름은 10 μm 이고, CNT 원형 패턴이 지름은 5 μm 이다. (b)는 게이트 홀 지름이 20 μm 이고, 고순도 CNT paste를 사용하여 제작한 top-gate 캐소드의 I-V 곡선.

보이기 때문에 구동 전압은 다소 증가한다. 상기 I-V 데이터는 캐소드의 저전압 구동 가능성을 시사하며, 저전압 구동이 가능해지면 향후 소비전력 감소 및 저가격 드라이버 IC 채용이 기대된다.

상기에서 언급한 under-gate 캐소드 및 top-gate 캐소드를 제작하여 형광스크린과 함께 패널을 제작한 후 구동을 할 때 통상 두가지 문제가 발견된다. 첫째, 캐소드에서 방출된 전자빔이 집속 되지 않은 채로 형광스크린에 도달하게 되어 색재현 범위를 작게 하고, 둘째, 일정 아노드 전압 이상을 인가하면, 전자빔의 방출이 게이트 전압에 무관하게 아노드 전압에 의한 전계에 의해 발생한다(diode-emission). 이의 해결을 위해서는 별도의 전자빔 집속 수단이 요구되며, 또한 아노드 전압에 의한 전계가 캐소드에 도달하지 못하도록 하는 전계 차폐 수단이 필요하다. 이러한 수단 구현의 한 방법으로서 metal grid를 캐소드 기판과 형광스크린 기판 사이에 위치시키는 패널 구조가 시도되었다. [그림 7]은 전자빔 집속 수단으로서 metal grid를 채용한 패널 구조를 보여주고 있다.

실험 결과 metal grid는 전자빔 집속 및 아노드 고전압



[그림 7] 전자빔 집속 수단으로서 metal grid를 채용한 패널 구조

인가 면에서 큰 효과가 있는 것으로 밝혀졌다. 다만 공정 상 기존 패널 구조에 비해 추가 공정이 필요하고, 일정 정도의 원가 상승 요인이 발생하는 단점이 있다. 전자빔의 직경이 축소되어 색 재현력이 향상되었는 바, 형광 분체 색좌표 대비 92.5%의 비교적 양호한 집속 특성을 보여주고 있다. 아노드 전압은 1.1 mm gap에서 통상 4 kV, 최대 5 kV까지 인가 가능한 것으로 나타났다.


3) 형광스크린

전자빔(electron beam)에 의해 여기되는 발광이 음극선 발광(cathodoluminescent)이다. 높은 에너지로 가속된 전자빔이 형광체 면에 충돌, 침입하여 에너지를 잃는 과정에서 가시광을 방출하는 에너지 전달 현상의 일종이다. 통상 FED에는 5~10 kV 정도의 전압이 형광면에 인가되므로 기존의 CRT에 사용되는 형광체가 그대로 사용될 수도 있고, 효율이나 색순도 향상을 위해 약간 변형하여 사용하기도 한다. 본 실험에서는 기존 CRT에 사용되었던 형광체가 그대로 사용되었으며, 그 물질은 아래의 [표 1]에 나타나 있다.


[그림 8]에서 보듯이 형광 스크린은 통상 유리 기판, black matrix, 형광층, Al-back metallization 등으로 구성된다. Black matrix는 외광이 형광층에 반사되는 광량을 줄여 콘트라스트를 향상시키는 역할을 한다. Al-back metallization은 캐소드 기판에서 방출된 전자빔을 고전압

[표 1] 각 색깔별 형광체 재료 및 색좌표

Color	Material	x	y
Red	$\text{Y}_2\text{O}_3 : \text{Eu}, \text{Tb}$	0.639	0.350
Green	$\text{ZnS} : \text{Cu}, \text{Al}$	0.295	0.616
Blue	$\text{ZnS} : \text{Ag}, \text{Al}$	0.143	0.065



[그림 8] 일반적인 형광스크린 구조



[그림 9] 아노드 전압 및 전류에 따른 휘도 특성.

으로 가속시키는 역할과 함께 형광체에서 캐소드 방향으로 발사되는 광을 반사시킴으로써 변환 효율을 높이고 색 재현력을 향상시키는 역할을 한다.

[그림 9]는 Al-back 두께와 아노드 인가 전압 변화에 따른 휘도 특성 변화를 보여주고 있다. 측정은 HD single scan에 사용되는 1/1000 duty, pulse 구동 조건에서 이루어졌다. 통상의 FED 아노드 전압인 4~8kV 구간에서 휘도는 아노드 전류에 비례하여 증가하지만, 아노드 전류가 늘어날 수록 형광스크린 발광 효율은 조금씩 줄어드는 양상을 보이고 있다. 또한 Al-back 두께가 50 nm일 경우와 100 nm일 경우를 비교해 보면, 아노드 전압이 7 kV를 기준으로 볼 때, 그 이하에서는 50 nm일 때가 효율이 높고, 그 이상에서는 100 nm일 때가 효율이 높다.

2. Canon-Toshiba 기술개발 동향^[6]


“Display를 스스로 가지는 것은 Canon의 비원이다.” 2004년 9월 14일에 열린 SED(Surface conduction Electron-emitter Display)의 합작회사 설립의 기자발표회장에서 같은 회사의 대표이사인 御手洗富士夫氏가 display에 대한 생각을 이처럼 표현하였다. Canon은 정지화의 세계에서는 중핵이 되는 강력한 제품과 기술을 가지고 있다. 입력기기에서는 디지털 스틸 카메라와 스캐너를 가지고 있고 출력기기에서는 레이저빔 방식과 잉크 젯 방식의 프린터가 큰 수입원으로 육성되고 있다.

그러나 동화상에 있어서는 입력기기로서 디지털 비디오 카메라를 가지고 있는 반면에 출력기기는 이렇다 할 것이 없다. 동화상을 매개로서 자사의 제품군을 연결하기 위해서는 “어떻게 해서라도 display를 갖고 싶다”고 御手洗氏는


강조하였다. 50인치급의 TV시장에서 경합하는 PDP와 cost로 진검승부에 도전, 승리하는 목표를 세웠다. Canon에 있어서는 이것은 종래의 고부가가치 노선과 같이 하는 도전이 된다. 2004년 10월에 설립된 합작회사는 2005년 8월에 50인치급 패널을 3000대/월 규모로 생산하는 것을 목표로 하고 있다. 2007년 초에 1만 5000대/월 규모로 본격 생산을 개시하여 2008년에는 15만대/월로 생산량을 끌어올린다. 2010년에 2000억엔의 매상고를 목표로 하여 “대형 flat panel display에서 top share를 가진다”고 선언하였다.

SED는 전자원으로부터 나온 전자가 형광체에 충돌하여 발광되어지는 FED의 일종이다. 종래의 CRT가 하나의 전자원으로부터 나온 전자를 주사시켜서 한 화면을 나타내는 것에 대하여 FED는 각 화소에 전자원이 있어서 전자를 주사 시킬 필요가 없다. 일반적인 FED는 전자원이 원추형상으로 박막 프로세스가 필요하지만 SED는 평면상에 잉크젯 등의 후막 프로세스로 형성 가능하다. 이 때문에 종래의 FED에 비해서 낮은 cost로 제조 가능하다. 일부의 제조공정에서는 PDP용 장비를 활용하는 것이 가능하다.

SED의 동작원리는 다음과 같다[그림 10]. 전자원이 되는 음극측은 균열(slit)이 들어간 PdO막으로 형성되어 있다. 이 균열 사이에 전압이 가해지면 tunnel 전류가 흘러서 전자가 진공 중으로 이끌려 나온다. 그 전자를 아노드 전압으로 가속하여 아노드측의 R,G,B에 대응하는 형광체에 충돌시켜 발광을 얻는다. 균열의 간격은 수 nm로 좁기 때문에 전자를 끌어내는 구동전압은 수 10 V로 CRT의 약 50 V, PDP의 약 80 V에 비하여 낮다. 이 때문에 “구동 LSI를 저cost로 구성할 수 있다”고 Canon 측은 말하였다. 표시화면은 자발광 display의 특징을 그대로 답습하였다. 장점으로는 암실 콘트라스트가 높다는 것이다. 검은색 표시 때 액정 panel에서 백라이트의 광이 새어나가는 것과 PDP의 예비 방전과 같은 여분의 빛을 내지 않기 때문이다. 시험 제작된 36인치(대각 91 cm) 패널의 암실 콘트라스트는 8600 : 1로 CRT와 거의 동등하다[그림 11]. 약점으로는 각 화소가 독립되어 발광하기 때문에 휘도 불균일이 생기기 쉽다는 것이다. 이것에 대해서 “제조 프로세스에 의해 균일화, 회로기술에 의해 휘도 불균일을 보정하여 해결하고 있다”고 Canon 측은 설명하였다.



[그림 10] 구동전압 수 10 V, 가속전압 10 kV로 비교적 낮다. 36인치 샘플의 경우 glass 두께 2.8 mm, 상/하판 간격 2.0 mm이다. 휘도의 반감기는 3만 시간으로 CRT와 비슷하다고 한다(Canon과 Toshiba의 발표).



[그림 11] 시험 제작된 36인치 Wide XGA SED 샘플. Peak화도 : 300 cd/m², 전면백색은 260 cd/m², 소비전력은 최대 160 W, 뉴스 등의 밝은 화면 시 120~140 W (PDP의 1/3, LCD의 2/3), 영화 등의 어두운 화면 시 90~100 W (PDP의 1/2, LCD의 1/2)로 여하튼 PDP, LCD보다 낮다고 한다.

III. 맷 음 말

CNT-FED의 경우 에미터 재료, 캐소드 구조, 형광 스크린, 구동 회로 등 많은 기술분야에서 진전이 이루어지고 있다. 하지만 아직 해결해야 할 과제 또한 남아있는 것이 사실이다. 특히 화소간 균일도, 스페이서, 에미터 신뢰성 등의 분야에서 좀더 획기적인 기술적 전기가 만들어져야 한다. 또한 FED는 대면적 TV 시장에서 이미 상용화 되어있는 LCD, PDP와의 힘겨운 경쟁 환경에 놓이게 될 전망이다. 따라서 기술의 완성과 시장에서의 경쟁력을 확보하기까지 혼난한 여정이 기다리고 있는 것이다. 하지만 기술 개발이 초기에 완성된다면 FED가 가지고 있는 원가 경쟁력과 CRT와 동등한 고품위 화질 특성, 저 소비전력을 무기로 대형 TV 시장에서 강자로 부상하기에 충분할 것으로 전망된다.

참 고 문 헌

- [1] S. Itoh and et al., "Development of Field Emission Display", in *Proc. The Ninth International Display Workshops*, pp. 1189-1192, 2004.
- [2] Martin Kykta, "Phosphor Requirements for FEDs and CRTs", *Information Display* 11, pp. 24-27, 1999.
- [3] Bernard F. Coll, Kenneth A. Dean, James Jaskie, Scott Johnson, and Carl Hagen, "Nano-Emitters for Big FEDs -The Carbon Nanotubes Solution-", in *Proc. EURODISPLAY '02*, p. 219, 2002.
- [4] Chun Gyoo Lee, Sang Jo Lee, Sang Jin Lee, Sung Ho Jo, et al., "32" UNDER-GATE CNT CATHODE FOR LARGE TV APPLICATIONS", in *Proc. 15th Intern. Vacuum Microelectron. Conf.*, 2002.
- [5] Chun Gyoo Lee, Sang Jo Lee, Sung Hee, Cho, Eung Joon Chi, et al., "Gated Carbon Nanotube Emitter with Low Driving Voltage", *IEEE Electron Device Lett.*, Vol. 25, pp. 605-607, Sep. 2004.
- [6] 小谷 卓也, "SED 왜 코스트에서 액정에 이길 수 있는가", *Nikkei Electronics*, pp. 97-115, Nov. 2004.