

Special

Thema | 반도체와 컴퓨터 시뮬레이션

원 창섭 교수
(동서울대학 전기정보제어과)
안 형근 교수
(건국대 전기공학과)

1. 서 론

1960년대 상용화된 반도체는 컴퓨터의 발달에 획기적인 변화를 가지고 왔으며 그로인하여 컴퓨터는 현재와 같이 작으면서 다양한 기능을 가지는 컴퓨터로 발전하게 되었다. 그런데, 이제 역으로 반도체에 의하여 발전한 컴퓨터가 다양한 CAD툴, 시뮬레이션 소프트웨어의 개발과 함께 반도체의 발전에 커다란 공헌을 하였고, 현재는 컴퓨터의 도움 없이 반도체를 개발할 수 없게 되었다. 이렇게 반도체와 컴퓨터는 서로를 보완하면, 급진적으로 발전하였고, 최근 몇 년 동안에는 그 속도를 더하고 있다.

반도체와 관련된 소프트웨어는 반도체시스템의 단위소자의 외형을 그리는 그래픽 툴에서부터 시작하여 반도체가 포함된 시스템의 회로 동작 상태를 알아보는 Spice계열의 회로시뮬레이터까지 다양하게 존재하고 있다. 이러한 소프트웨어는 반도체 시스템을 설계하고, 개발하는 단계에 따라 적정한 위치에서 사용된다.

개별반도체소자를 개발하는 과정에서 시뮬레이터의 사용을 살펴보면, 우선 소자의 개발은 사용주파수밴드, 출력전류의 크기, 내전압 등 용도에 따른 요구사항을 가지고, 기본적인 수식을 이용하여 기초 설계 후 직-교류 특성 이외의 여러 가지 동작특성을 알아보기 위하여 소자 시뮬레이터를 사용하게 된다. 일반적인 소자시뮬레이터는 적층구조의 각 레이어의 재료 및 불순물농도와 각 전극의 크기 등을 입력한 후, 전류전압곡선, 전압 정전용량곡선 등의 직류특성, 소신호 특성, 교류특성과 노이즈 특성 등의 자료를 제공한다. 소자 시뮬레이션을 통하여 설계된 소자의 동작특성이 적당하다고 판단되면 소자를 제작하게 된다.

소자의 제작은 상당한 시간과 인적, 물적 비용을 지불하게 된다. 그러므로 시간과 비용을 줄이기 위하여 각 단계별의 공정을 미리 시뮬레이션해 보는 공정시뮬레이터가 필요하다. 반도체 제조공정은 결정성장(Epitaxy),

이온주입(Ion Implantation), 확산, 산화막 성장, 식각, 증착 등으로 구성되어있고, 대부분 화학적인, 혹은 물리적인 방법에 의한 공정이며, 이온을 주입 후 확산하여 불순물의 농도를 제어하고, 산화막을 형성하여 절연층을 만들고, 에칭을 통하여 필요 없는 부분을 제거하는 작업을 수행하게 된다. 그런데 이런 공정작업들은 대상물질과 적용물질에 따라 각각 적당한 조건과 시간을 가지고 진행하므로, 시뮬레이터가 없다면, 온도나 농도를 변화시켜가며, 적당한 반응시간을 구하기 위하여, 수많은 예비실험을 실시하여야 한다. 그래서 반복적인 예비실험을 확실하게 줄일 수 있는 방법이 공정시뮬레이터의 사용이다. 공정시뮬레이터는 화학적, 물리적인 이론으로 무장하지 않아도 공정과정의 대략적인 시간과 사용에너지 또는 불순물의 농도를 구할 수 있다. 그러므로 단순반복적인 예비실험을 줄일 수 있다.

반도체의 초기의 사용은 일반적인 저항, 커패시터와 같이 다이오드나 트랜지스터의 개별소자를 만들어 필요한 회로기판에 적용하여 사용하였다. 그런데 전자제품의 크기가 점점 줄어들고 기능이 다양화되는 추세에서 회로기판의 집적도가 증가하게 되고, 이로써 하나의 반도체 안에 스위치용, 증폭용, 또는 그 밖의 용도의 반도체 소자와 주변 회로를 함께 제작하는 기술이 발전하게 되었다. 또한 유, 무선 통신 기기의 발전은 대역주파수의 증가를 가져왔고, 현재는 수십 GHz의 주파수를 사용하는 시스템을 사용하고 있다. 이러한 주파수에서는 작은 커패시턴스와 인덕턴스에서도 임피던스의 변화가 심하여, 납땜과 리드선에 의한 커패시턴스와 인덕턴스의 영향으로 원하는 동작을 수행할 수 없다. 이러한 경우에도 하나의 반도체 기판에 회로를 형성하는 원칩(One Chip) 시스템을 채용하면, 원하지 않는 저항 인덕턴스 그리고, 커패시턴스의 효과를 크게 줄일 수 있다. 반도체 원칩시스템의 제작에 있어서 중요한 CAD툴의 하나가 회로시뮬레이터이다. 회로시뮬레이터는 BJT, MOSFET 혹은 Diode 등의 반도체소자와 주변의 수동소자로 이루어진 회로를 분석하므로 전체시스템의 동작특성을 파악하게 된다.

소자시뮬레이터, 공정시뮬레이터 회로시뮬레이터 세 분야는 각기 다른 특성을 가지고 있고, 따로 떨어져 있는 것으로 보이나, 실제적으로는 소자의 외형 모델링부분에서는 소자시뮬레이터와 공정시뮬레이터가 동일한 모델을 사용할 수 있으며, 소자의 수학적회로 모델부분에서는 소자시뮬레이터와 공정시뮬레이터가 공유하는 부분을 가지고 있는 것처럼 서로 밀접한 관계를 가지며, 반도체의 개발에 없어서는 안 될 도구로 자리 잡았다.

본 지면에서는 반도체와 관련된 시뮬레이터를 세 가지로 나누어 소개 하였다. 우선 소자시뮬레이터는 몇 가지의 상용의 시뮬레이션 툴을 비교 하였고, 간단한 시뮬레이션 예제를 소개하였다. 공정시뮬레이터는 공정 시뮬레이터의 기원인 SUPREM(Stanford University Process Engineering Model)에 대하여 알아보고, MESFET의 단위공정을 간략한 예제로 살펴보았다. 마지막으로 회로 시뮬레이터는 회로시뮬레이션의 변화과정과 Spice 프로그램의 종류를 간략하게 살펴보았다.

2. 소자시뮬레이터

소자시뮬레이터의 목적은 반도체 단위소자의 물리적인 구조와 전기적인 동작특성과의 관계를 파악하는데 있다. 반도체소자를 처음 개발하였을 시기부터 많은 반도체 소자가 사용되는 현재에 이르기 까지 물리적인 반도체 구조와 전기적인 동작특성과의 관계를 파악하기 위하여 상당히 많을 노력을 하였고, 현재에도 하고 있다. 이러한 노력들은 물리적인 구조와 전기적인 특성과의 관계를 수학적으로 풀이하였고, 이 수학적인 모델들을 프로그램에 삽입하여 손쉽게 소자의 특성을 계산하여 내는 것이 반도체 소자시뮬레이터이다. 그러므로 소자시뮬레이터는 반도체개발의 초기단계에서부터 개발되어 다양한 소자시뮬레이터가 있다.

표 1. III-V족 화합물소자 시뮬레이터 특성.

프로그램	해석형태	프로세스모델	Poisson 방정식 적용	전류연속 방정식 적용	열해석	이종접합해석	적용소자계열
PHS	*Q2D		적용	적용			FET
SEDAN	1D	SUPREM				적용	BJT
Bonami	1D				적용	적용	BJT
GaAs Code	Q2D		적용	적용			FET
TEFLON	Q2D	SUPREM	적용	적용	적용		FET
GATES	Q2D	GATES		적용	적용		FET
POSES	Q2D	POSES		적용		적용	FET
Canes	Q2D		적용				FET
HELENA	Q2D					적용	FET
Leeds PM	Q2D				적용		FET
G-spices-2B	2D	GATES, POSES			적용	적용	FET, BJT
SEMICAD	2D	SUPREM				적용	FET, BJT
BLAZE	2D	SUPREM				적용	FET, BJT
MEDICH	2D	SUPREM					FET, BJT
MESS	2D				적용	적용	FET

* Q2D는 Pucel, Haus Statz가 제안한 Quasi 2-Dimensional Model이다.

표1은 III-V족 화합물소자의 시뮬레이터 특성을 간략하게 비교하였다. 처음부터 판매를 목적으로 시뮬레이터의 개발이 이루어진 것도 있다. 그런데 학교 또는 연구소등에서 각기 다양한 종류의 소자를 개발하기 위하여, 소자개발에 필요한 도구로서 시뮬레이터를 개발하여 사용 중, 사용자 인터페이스 등을 수정하여 상용 프로그램으로 발전한 경우가 상당수 차지하고 있다. 이렇게 제작된 시뮬레이션 프로그램은 필요목적에 따라 적용 해석방법과 대상 소자 등에서 차이점을 보이고 있다. 표1에서 해석형태는 시뮬레이터의 해석방식이 1차원적인가 2차원적인가를 나타내고 있다. 2차원시뮬레이터가 좀 더 현실에 맞을 수 있으나, 대상소자의 형태에 따라 굳이 2차원을 고집할 필요는 없을 것이다. 프로세스 모델은 공정시뮬레이션을 포함되어있는 패키지를 사용한다면 어떠한 종류의 공정 시뮬레이션을 적용하는 것인가를 표시하고 있다. Poisson 방정식 적용과 전류연속방정식 적용은 해석방법이 Poisson 방정식을 이용한 전하모델을 기준으로 하는지 전류연속방식을 이용한 전류제어모델을 적용하였는지를 설명한

것이고, 열해석은 온도상승에 의한 Self-heating 방정식을 적용하였는지를 설명하였다. 마지막 두 개의 항목은 구조적 조건에 대한 해석방법으로 이종접합소자의 해석이 가능한지, FET(Field Effect Transistor)계열 또는 BJT(Bipolar Junction Transistor)계열의 소자해석을 위한 것인지의 소자형태에 따른 시뮬레이터의 분류이다.

그러나 이러한 차이점에도 불구하고 대부분의 시뮬레이터는 비슷한 구조의 시뮬레이션 과정을 거쳐 소자의 특성해석을 수행한다. 처음 프로그램을 수행하면 기본적인 파일설정 과정을 거쳐 기학학적 구조모델링을 한다. 이곳에서 소자의 구조와 각 계층의 조성 및 불순물의 농도와 파라미터를 입력하여 소자를 형성한다. 소자의 구조와 파라미터를 입력한 후, 다음의 과정은 해석방법을 선택하고, 세팅하는 것이다. 필요한 해석을 선택한 후에 적당에 값을 입력하여준다. 직류특성의 경우 소스드레인 전압의 크기, 교류특성을 경우 주파수 대역 등이다. 이전의 과정을 거치면 소자의 특성해석을 위한 준비과정이 끝나게 된다. 그리고 해석을 실행하면 결과의 값이 계산

되어지고, 필요한 결과를 보기위하여 그래프나 테이블을 불러오면, 수행한 결과를 확인 할 수 있다. 그림 1은 소자 시뮬레이터의 시뮬레이션 과정 블록도를 보이고 있다.

현재 사용되고 있는 반도체소자는 다양한 욕구에 대한 응용범위가 커지고, 기술력의 증가로 간단한 다이오드정류기, TTL(Transistor-Transistor Logic) 등의 기본제어용소자, 사이리스터, IGBT(Insulated Gate Bipolar Transistor) 고압 대전력 전원소자, MESFET(Metal-Semiconductor Transistor), HEMT(High Electron Mobility Transistor)등의 이동통신용 고주파소자 그리고 LED(Light Emitting

Diode)의 광소자에 이르기 까지 다양한 종류의 반도체 소자가 생산되고 있으며, 소자를 개발하기 위한 시뮬레이터 또한 특성에 맞게 다양하게 존재한다. 그런데 사용법에 있어서는 파라미터의 수와크기 그리고, 사용인터페이스가 다르지만, 시뮬레이션을 수행하는 방법이 거의 유사하다.

3. 공정시뮬레이터

반도체 산업초기 반도체소자의 프로토타입의 생산을 위하여서는 모든 공정에 대하여 상당한 예비실험이 필요하므로 상당한 기간이 걸렸다. 각 물질의

조성이 변화하면, 그에 따른 화학적 반응이 변화하므로, 식각을 위한 에칭비의 크기, 확산을 위한 확산계수 등이 다르므로 이것을 알기위해 반복적인 실험을 통하여 구할 수 있다. 이러한 예비 실험을 확연히 줄여주는 것이 공정 시뮬레이터이다. 물론 실제값과 시뮬레이션값이 완벽하게 일치하지는 않지만 대략적인 값이 주어진다면, 공정계획을 만들 수 있고, 전체 공정을 진행할 수 있다. 그러므로 반도체 공정 시뮬레이터는 반도체의 개발기간을 상당히 줄여, 빠른 시일에 새로운 모델의 반도체를 개발 할 수 있고, 그래서 전체 반도체 시스템의 발전에 영향을 주었다.

반도체 공정 시뮬레이터 또한 반도체 산업 초기부터 필요에 의하여 학교를 비롯한 여러 연구기관에서 개발하려고 노력하였다. 마침내 1977년 D. Antoniadis, S. Hansen, R. Dutten[1] 스탠포드 대학에서 개발한 SUPREM (Stanford University Process Engineering Model)에 의하여 획기적인 발전을 하였다. SUPREM I은 포트란IV 적용하여 제작된 1차원 반도체 공정 시뮬레이터였으며, SUPREM II, III,을 거쳐 현재 많이 사




그림 1. 소자 시뮬레이션 과정 블록도.

용하는 최신버전으로 SUPREM IV까지가 개발 되어 있다. SUPREM IV는 2차원 해석이 가능하며, 실리콘과 함께 GaAs소자의 해석이 가능하다. SUPREM 프로그램은 스텐포드의 TCAD연구실(www-tcad.stanford.edu)에서 소스정보를 얻을 수 있다.

표2와 그림2는 해당 Site에서 소개한 GaAs MESFET의 이온주입 예제이다. 탄소가 10^{15} 로 도핑되어 있는 GaAs 기판에 Beryllium 을 Ion Implant로 주입하고 800 °C의 아르곤 분위기에서 15분 동안 화산을 예제이다. 표2는 입력코드이고, 그림3을 출력 결과를 나타내고 있다.




그림 2. SUPREM을 이용한 GaAs MESFET의 이온주입예제 결과 그래프.

표 2. SUPREM을 이용한 GaAs MESFET의 이온주입예제.

<pre> option quiet set echo mode one.dim line x loc=0.0 spacing=0.01 tag=top line x loc=1.0 spacing=0.01 line x loc=20 spacing=0.25 tag=bottom region gaas xlo=top xhi=bottom boundary exposed xlo=top xhi=top boundary backside xlo=bottom xhi=bottom init carbon conc=1e15 implant beryllium dose=2e13 energy=100 pearson implant isilicon dose=5e13 energy=50 pearson #beryllium gaas Dip.0=2.1e-8 Dip.E=1.74 beryllium gaas / nitride Seg.0=.5 Seg.E=0 deposit nitride thick=.3 </pre>	<pre> select z=log10(beryllium) plot.1d x.min=0 x.ma=2 y.mi=14 y.max=20 line.type=2 select z=log10(isilicon) plot.1d x.min=0 x.ma=2 y.mi=14 y.max=20 cle=f axi=f line.type=3 select z=log10(carbon) plot.1d x.min=0 x.ma=2 y.mi=14 y.max=20 cle=f axi=f line.type=4 method fermi init=1e-5 method full.fac diffuse time=15 temp=800 argon select z=log10(beryllium) plot.1d x.min=0 x.ma=2 y.mi=14 y.max=20 cle=f axi=f line.type=5 quit </pre>
--	---

SUPREM의 공정시뮬레이션 코드를 이용한 상용 프로그램은 잘 알려진 Synopsis의 MEDICI와 Sylvaco의 Athena프로그램이 있다.

4. 회로시뮬레이터

회로 시뮬레이터의 역사는 1960년 대 후반 California의 Berkeley에서 연구프로젝트로 시작되었다. 현재와 같은 SPICE(Simulation Program with Integrated Circuit Emphasis) 프로그램으로 불릴 수 있는 최초의 소프트웨어는 1972년 개발된 CANCER이다. 이후로 많은 발전을 거듭하여 지금은 버클리에서 계속 연구 중인 BSIM(Berkeley Simulator), 여러 회사에서 판매중인 HSPICE, Microsim社에서 개발한 범용적인 아날로그 디지털 회로 시뮬레이션 프로그램인 PSPICE(Professional Simulation Program with Integrated Circuit Emphasis), 이와 유사계열의 PSIM 그리고 Mathworks社 MATLAB Toolbox의 하나인 Simulink 등이 현재 사용되는 대표적인 회로시뮬레이터 들이다.

BSIM과 HSPICE는 Si MOSFET을 이용한 집적회로의 설계시 사용되는 툴로서 BSIM의 경우 현재 최신 버전이 MOSFET MODEL BSIM 4.5.0 버전이 최신 버전으로서 CMOS 기술개발을 목적으로 하며,

표 3. HSPICE Level별 모델특징.

Model Level	모델 특징	개발자
level 1	기본 방정식 사용, 이상적 MOS 모델링	Berkeley
level 2	물리적 모델, 비교적 큰 채널에 대한 비이상적 효과 식이 복잡하고, simulation 시간이 많이 걸림	Berkeley
level 3	구조적으로 Level 2와 유사 Semi-Empirical Model 시뮬레이션 시간 적음 물리적이지 않은 결과도출 가능	Berkeley
BSIM 1	Small Geometry MOS Transistor Modeling을 위해 개발, Semi-Empirical Model, 물리적 이해에 기반을 둠	Berkeley
BSIM 2	Deep Submicron Channel Length를 위한 Model BSIM 1의 단점 보완	Berkeley
BSIM 3	BSIM 2의 물리적 해석과 이에 따른 여러 작용들의 통합 이루어짐	Berkeley
HSPICE Level28	BSIM 1을 수정한 Model 높은 정확도와 빠른 속도 장점	Meta Software
mos 9	물리적인 요소와 경험적인 요소 결합	Philips

0.1 μm 이하의 게이트길이를 갖는 소자의 물리적 특성을 고려하여 제작 되었다. 대부분의 대형 프로그램들이 그렇듯이 BSIM 또한 UNIX OS를 필요로 하며, BSIM에 대한 'C' CODE와 예제 등의 정보는 '<http://www-device.eecs.berkeley.edu/~bsim3/bsim4.html>' 의 Site에 소개 되어 있다.

HSPICE는 Meta Software에서 처음 소개하였고, 지금은 미국 Avant社의 Star-HSPICE이나, Synopsys의 HSPICE 등의 상용프로그램이 많이 사용되고 있다. HSPICE의 최신 모델은 HSPICE MOSFET MODEL 49까지 개발되어 있으며, 사용 용도에 따라 시뮬레이션 시간, DATA량 등을 고려하여 적당한 적용모델을 사용하여야 한다.

1984년에 Microsim社에서 개발한 PSPICE는 아날로그/디지털 혼합회로에 사용되는 범용전기전자회로 시뮬레이터이다. 현재는 ORCAD와 통합되어 10.3 버전까지 개발되어 있다. PSPICE는 윈도우 버전으로 배포되고 있으며, Silicon MOSFET뿐 아니라 다양한 소자를 시뮬레이션 할 수 있는 장점이 있다. 반도체 소자는 일반적인 수동 RLC 소자와 다르게 전기적인 파라미터가 상당히 많기 때문에 실제적인 반도체 소자 회로 시뮬레이션을 하기 위하여서는 소자의 특성을 변화하여 사용하여야 한다.

그림3은 PSPICE의 Diode를 이용한 회로를 시뮬레이션 하기 위하여 소자 특성을 변경하기 위한 PSPICE Model Editor이다. 좌측의 Model List의

Dbreak가 이론적 Diode의 모델 값이고, Da가 새로 특성값을 가지는 Model이다. 아래의 Parameter Table 혹은 메인화면의 왼쪽 Table을 새로 설계한 소자의 시뮬레이션 값 혹은 제공되는 Data Sheet의 Parameter값 변경하여, 회로를 설계하면 된다.

위의 모든 SPICE 프로그램은 그 사용 용도가 다르고, 적용범위가 달라, 사용자 인터페이스나, 파라미터가 다르지만, 제작된 프로그램의 근원이 비슷하여 NETLIST를 만들고, 소자고유의 수학적 모델을 연산하여 출력값을 나타낸다는 측면에서 유사하기 때문에, 하나의 소자 시뮬레이터를 익히면, 다른 시뮬레이터를 이해하고, 익히는데 어려움이 없을 것이다.

5. 결 론

오늘날 전자산업의 발전은 빠르게 진행되고, 특히 반도체 산업의 발전은 “메모리의 크기가 1년에 2배씩 증가 한다”는 황에 법칙에서 알 수 있듯이 엄청난 속도로 발전하고 있다. 이러한 반도체 산업의 경쟁은 시간과 장비의 경쟁이라 할 수 있다. 이런 상황에 기존의 패러다임으로 정량적인 계산을 하여 시제품을 만들고, 시험하고, 그 결과를 근거로 하여 반복적인 수정작업을 거치는 방식을 더 이상 경쟁력이 없다. 필요한 소자를 개발할 때 컴퓨터를 통하여 미리 시뮬레이션 하므로, 발생하는 여러 가지 오류를 제거하여, 빠른 시간에 개발할 수 있게 하는 컴퓨-




그림 3. Diode의 PSPICE Model Editor.

터시뮬레이터는 빠르게 진행되는 반도체 개발에 필수적이다.

본 지면에 소개한 시뮬레이터들은 현재 많이 이용되고 있는 프로그램들을 간략하게 소개하였다. 현재에도 다양한 종류의 반도체 소자가 존재한다. 그렇지만 미래에는 반도체의 응용분야가 점점 넓어져 다양한 소자가 개발되므로 개발을 위한 툴은 더욱 더 증가할 것이고, 세분화 되어갈 것이다.

참고 문헌


- [1] A. Vladimirescu, "SPICE - The Third Decade", Proceedings of IEEE 1990 Bipolar Circuits and Technology Meeting 5.1, p. 96.
- [2] M. kocher, GRappitsch, "Staticcal Methodes for the

Determination of Process Corners", Proceedings of the International Symposium on Quality Electronic Design,

- [3] 최홍률, 최성현, "SURREM을 이용한 프로세스 설계", 전자공학회지, 제10권, 제5호 p. 20, 1983.
- [4] R. K. Smith, W. M. Coughran, "Computational Challenges in Simulations of ULSI Semiconductor Devices", Proceedings of the Twenty-Seventh Annual Hawaii International Conference on System Sciences, p. 7. 1994.
- [5] S. E. Hansen, "SUPREM -III User's Manual", Stanford University
- [6] Lan, Chen, Chui, Dutton, "Compact Modeling and Experimental Verification of Substrate Resistance in Lightly Doped Substrates", 'SASIMI' 04,

- Kanazawa, Japan Oct 18-19, p. 189, 2004.
- [7] A. Vladimirescu, "SPICE-The Third Decade", IEEE
1990 Bipolar Circuits and Technology Meeting 5.1,
p. 96.
- [8] 최 평, 조영범, 목형수, 백동철, "PSPICE 기초와 활용", 복수출판사 [9] R. Anholt, "Electrical and Thermal Characterization of MESFETs, HEMTs, and HBTs", Artech House, INC. 1995.

저|자|약|력



성명 : 원 창섭

◆ 학력

- 1994년 건국대 전기공학과 공학사
- 1998년 건국대 대학원 전기공학과 공학석사
- 2004년 건국대 대학원 전기공학과 공학박사

◆ 경력

- 1999년 ~ 현재 동서울대학 전기정보제어과 겸임 교수



성명 : 안 형근

◆ 학력

- 1983년 연세대 전기공학과 공학사
- 1985년 연세대 대학원 전기공학과 공학석사
- 1995년 Univ. of Pittsburgh, Ph.D

◆ 경력

- 1996년 ~ 현재 건국대 전기공학과 교수

