

논문 18-12-11

시간영역유한차분법을 이용한 극초고주파용 CPW의 최적화 설계

Optimum Design of EHF CPW using FDTD

장인범^{1,a}, 이준웅¹
(In-Bum Jang^{1,a} and Joon-ung Lee¹)

Abstract

The purpose of this research is to establish the new design technology for microwave Coplanar structure. The components in microwave circuit are classified to transmission devices, EM devices, and quasi-TEM devices. After design of these devices, we analyzed these CPWs electromagnetically using FDTD method, and suggested optimum CPW structure. In order to realize a CPW module up to 30 GHz -100 GHz band, we research on a technology of 3-dimensional microwave CPW, and GaAs substrate with Si layer for ohmic loss. As a result of this research, we suppressed the leakage, resonance, coupling, and radiation of CPW EMI, and improved resonance quality of CPW.

Key Words : CPW(coplanar-waveguide), FDTD(finite difference time domain), Si(silicon), Microwave

1. 서 론

최근 초고속, 대용량 통신 시스템의 구현은 가능, 초소형 반도체 소자의 개발을 요구하고 있다. 이러한 고속 반도체 소자들은 주파수 및 동작 속도가 급격히 높아지게 되어 반도체 칩 자체뿐 아니라 실장물질, 실장형태 등의 외적인 요소에 의하여 반도체 소자 전체 특성이 크게 영향을 받게 된다. 따라서 소자의 실장(packaging) 기술 개발의 중요성이 강조되고 있다. 특히, 단일 기판 초고주파 집적회로(MMIC)는 고밀도, 고속 실장기술을 요구하나 밀리미터파 대역에서의 큰 기생성분과 넓은 점유 면적으로 인하여 전기적 성능 및 고밀도 구성을 제한한다[1,2]. 이에 따라 이러한 기생효과를 줄이기 위한 방법으로 기판의 주재료인 GaAs층 이외 다른 기판재료를 부착함으로 고밀도, 고성능, 저비용의 장점을 얻을 수 있다[3].

현재까지 밀리미터파 대역의 플립 칩 실장기술에 있어서 CPW는 신호선과 접지 면이 동일면에

- 광운대학교 전기공학과
(서울시 노원구 월계동 447-1)
- Corresponding Author : jib1052@naver.com
- 접수일자 : 2005. 9. 28
- 1차 심사 : 2005. 10. 7
- 심사완료 : 2005. 10. 10

위치하기 때문에 간단한 솔더 범프만으로도 모드의 변환 없이 마주보고 있는 두 기판간의 연결이 가능하다는 장점이 있기 때문에 주기판과 플립 칩 기판이 모두 CPW형태인 경우의 연구가 활발히 수행되어왔다[4]. 그러나 이 경우 플립 칩 기판에서 접지면 (ground plane)과 주기판에 의하여 발생하는 누설 영향으로 인한 이웃한 CPW나 다른 회로 소자에 매우 큰 누설간섭으로 회로 전체의 오동작을 유발할 수 있으며 방출되는 전자파로 인하여 심각한 외부로의 EMI 현상이 일어날 수 있다.[5,6].

일반적으로 외부로의 EMI를 억제하기 위하여 플립칩 및 CPW 구조의 디바이스를 차폐층으로 감싸는 방법을 사용하고 있지만 이러한 경우 차폐층으로 인한 기생소자의 발생으로 회로 전체에 공진 특성의 저하와 결합노이즈 등의 장해로 회로 전체에 오동작에 큰 영향을 미칠 수 있다[7].

따라서 본 논문에서는 시간영역유한차분법(Finite Difference Time Domain) 방법으로 기존의 CPW 구조에서의 공진특성 및 결합노이즈 특성과 차폐 함 내 CPW의 공진특성을 살펴보고 그 특성을 최적의 두께를 가진 다른 재료의 기판삽입으로 EMI를 효과적으로 줄일 수 있는 최적화설계방법에 대하여 연구하였다.

2. CPW구조 설계 및 FDTD 시뮬레이션

2.1 CPW 구조 설계

그림 1은 기본적인 Coplanar 구조의 단면도이고 여기서 중심부 선로는 전형적인 Coplanar의 일반적인 전자계 양상을 보이며 양쪽의 접지라인은 평행평판의 전자계 양상을 보인다. 여기서 CPW의 비유전율은 12.9인 GaAs 기판을 기본 모델로 기판의 두께는 100 μm , 신호라인과 접지선의 동박두께는 10 μm , 전체 CPW 구조의 폭과 길이는 2.5 mm, 신호선 폭은 40 μm , 접지선과 신호선 간격은 25 μm 로 설계하여 주파수에 따른 CPW의 공진특성과 방사




그림 1. 차폐층과 저항손실층이 없는 CPW의 구조.
Fig. 1. The structure of CPW without metal package and ohmic lossy layer.




그림 2. 차폐층이 있는 CPW의 구조.
Fig. 2. The structure of CPW with metal package.

손실특성을 FDTD 방법으로 시뮬레이션 하였다. 이때 경계조건은 Open boundary 조건으로 하였으며 Time step은 30,000, 주파수 범위는 1 GHz~100 GHz의 광대역 특성으로 설정하여 Pentium-IV PC로 30 min 동안 해석하였다.

그림 2는 CPW를 차폐함으로 둘러쌓았을 때의 공진특성 및 EMI 효과를 살펴보기 위한 모델로 그림 1의 CPW 구조전체에 너비와 길이를 5000 μm , 높이를 1100 μm 로 하는 금속차폐층을 설계하여 그림 1의 조건과 동일하게 1 GHz~100 GHz의 광대역 주파수 범위의 공진특성 및 전자기적 간섭효과를 시뮬레이션 하였다. 이때 경계조건은 해석영역이 차폐층으로 둘러쌓였기 때문에 PML 및 PEC 조건으로 하였으며 Time step은 40,000으로 설정하여 시뮬레이션을 수행하였다.

그림 3은 GaAs 층과 Si 층의 경계면에서의 저항손실이 나타나 새로운 기생소자의 발생으로 공진특성의 변화 및 누설간섭효과의 변화가 발생하도록 설계한 것으로 전체 디바이스의 크기와 기판의 두께 및 제조공정의 양산성을 고려하여 두께 200 μm 구조를 선택하여 기존의 GaAs 기판에 부착시




그림 3. 저항손실층 있는 CPW의 구조.
Fig. 3. The structure of CPW with ohmic lossy layer.




그림 4. 차폐층과 저항손실층이 있는 CPW의 구조.
Fig. 4. The structure of CPW with metal package and ohmic lossy layer.

킨 모델이며 GaAs 및 기타 신호라인과 접지선의 사이즈는 그림 1과 같은 조건으로 설계하여 시뮬레이션을 수행하였다.

그림 4는 저항손실층을 부착한 CPW를 차폐함으로 둘러쌓았을 때의 공진특성 및 EMI 효과를 살펴보기 위한 모델이며 저항손실층이 부착된 CPW 구조전체에 너비와 길이를 $5000 \mu\text{m}$, 높이를 $1300 \mu\text{m}$ 로 하는 금속차폐층을 설계하여 그림 1의 조건과 동일하게 $1 \text{ GHz} \sim 100 \text{ GHz}$ 의 광대역 주파수 공진특성 및 선로간섭효과를 살펴보았다. 이때 경계조건은 해석영역이 차폐층으로 둘러쌓였기 때문에 그림 2와 마찬가지로 PML 및 PEC 조건으로 하였으며 Time step은 40,000으로 설정하여 시뮬레이션을 수행하였다.

3. 시뮬레이션 결과 및 고찰




그림 5. 차폐층과 저항손실층이 없는 CPW의 공진특성.

Fig. 5. The resonance characteristic of CPW without metal package and ohmic lossy layer.




그림 6. 차폐층만 있는 CPW의 공진특성.

Fig. 6. The resonance characteristic of CPW with metal package.

그림 5는 차폐층과 저항 손실층이 없는 CPW의 공진특성을 나타내고 있으며 80 GHz 이상부터 급격히 그 특성이 저하되고 있음을 알 수 있다. 극초고 주파회로에서 외부로 방사되는 EMI를 차단하기 위하여 그림 2와 같이 차폐층으로 회로를 둘러 쌓았을 때 CPW 내부의 공진특성을 그림 6과 같이 매우 나쁜 특성을 보이고 있다. 따라서 EMI를 차단하기 위하여 단순히 회로기판 주위를 차폐함으로 둘러쌓는 것은 다른 기생소자의 발생을 유발시켜 회로전체에 매우 악영향을 끼칠 수 있다는 것을 알 수 있다. 그림 7은 차폐층이 없는 경우 CPW구조 아래에 저항손실층을 삽입했을 때의 공진특성을 나타낸 것으로 그림 5의 저항손실층이 없는 경우와 비교하여 보았을 때 전 주파수 영역에서 매우 좋은 공진특성을 나타내고 있는 것을 알 수 있다. 그림 8은 차폐함 내 CPW 구조에 저




그림 7. 저항손실층이 있는 CPW의 공진특성.

Fig. 7. The resonance characteristic of CPW with ohmic lossy layer.




그림 8. 차폐층과 저항손실층이 있는 CPW의 공진특성.

Fig. 8. The resonance characteristic of CPW with metal package and ohmic lossy layer.

항손실층을 부착한 구조의 공진특성그래프로서 그림 6의 차폐함만으로 CPW를 둘러쌓았을 때와 비교하였을 때 매우 좋은 공진 특성을 보이고 있음을 알 수 있다.

4. 결 론

이상에서와 같이 FDTD(Finite Difference Time Domain) 방법으로 기존의 CPW 구조에서의 공진 특성 및 결합노이즈 특성과 차폐함 내 CPW의 공진특성을 살펴보고 그 특성을 기판의 두께 및 다른 기판의 삽입으로 EMI를 효과적으로 줄일 수 있는 최적화설계방법에 대하여 연구한 결과 극초고주파를 사용하는 CPW에서 방사되는 EMI를 줄이기 위해 차폐층을 설치하였을 때 새로운 기생소자의 발생으로 그 특성이 현저하게 저하는 것을 알 수 있었다. 따라서 외부방사 EMI를 차단하고 공진특성을 향상시키기 위해서는 저항손실층을 사용하여 기판 전체의 두께 및 기생소자의 영향을 변화시켜 차폐층으로 인한 기생소자의 영향을 줄이고 전체 회로의 공진특성을 향상시키는 방법이 극초고주파 회로설계에 매우 효과적이라는 것을 알 수 있었다.

참고 문현

- [1] H.-Y. Lee, "Wideband characterization of a typical bonding wire for microwave and millimeter-

wave integrated circuits", IEEE Trans. Microwave Theory and Tech, Vol. MTT-43, No. 1, p. 63, 1995.

- [2] 박윤권, 이덕중, "수직형 Feed-thru호 갖는 RF-MEMS 소자의 웨이퍼 레벨 패키징", 전기 전자재료학회논문지, 15권, 10호, p. 889, 2002.
[3] T. Krems, W. Haydl, H. Massler, and J. Rudiger, "Millimeter-wave performance of interconnections using wire bonding and flip chip", Proc. IEEE MTT-S. Dig., San Francisco, CA, p. 247, 1996.
[4] T. Krems, W. H. Haydl, H. Massler, and J. Rudiger, "Advantages of flip chip technology in millimeter-wave packaging", IEEE MTT-S Int. Microwave Symp. Dig., p. 987, 1997.
[5] G.-A. Lee and H.-Y. Lee, "Suppression of Leakage and Crosstalk in Typical Millimeter-wave Flip-chip Packages", 6th Topical Meeting on Electrical Performance of Electronic Packaging, EPEP 97, p. 195, 1997.
[6] 이계안, 이해영, "밀리미터파 플립 칩 실장구조에서의 누설파와 간섭효과 억제방법", 전자공학회논문지-D, 35권, 4호, p. 40, 1998.
[7] B. Golja, H. B. Sequeira, S. Duncan, G. Mendenilla, and N. E. Byer, "A Coplanar-to-microstrip Transition for W-band Circuit Fabrication with 100- μ m-thick GaAs Wafers", IEEE MTT-S Int. Microwave Symp. Dig., p. 889, 1999.