Abstract
The Turbo decoders based on Log-MAP decoding algorithm inherently requires large amount of memory and intensive complexity of hardware due to iterative decoding, despite of excellent decoding efficiency. To decrease the large amount of memory and reduce hardware complexity, the result of previous research. And this paper design the Turbo decoder applicable to the 3G W-CDMA systems. Through the result of previous research, we decided 5-bits for the received data 6-bits for a priori information, and 7-bits for the quantization state metrics. The error correction term for $MAX^{*}$ operation which is the main function of Log-MAP decoding algorithm is implemented with very small hardware overhead. The proposed Turbo decoder is synthesized in $0.35\mu$m Hynix CMOS technology. The synthesized result for the Turbo decoder shows that it supports a maximum 9Mbps data rate, and a BER of $10^{-6}$ is achieved(Eb/No=1.0dB, 5 iterations, and the interleaver size $\geq$ 2000).
로그 맵 복호 알고리즘 기반의 터보 디코더는 뛰어난 복호 성능에도 불구하고, 반복적 연산으로 인한 인터리버 크기에 비례하는 많은 양의 메모리와 높은 하드웨어 복잡도가 단점으로 지적된다. 이에 본 논문에서는 이전 연구 결과를 바탕으로 많은 양의 메모리의 절감과 하드웨어 복잡도를 감소시킨 3G W-CDMA 시스템에 적합한 터보 디코더를 설계하였다. 하드웨어 복잡도와 복호 성능간의 균형을 고려하여 수신정보, 사전정보, 상태 메트릭을 각각 5비트, 6비트 그리고 7비트로 할당하였고, 로그 맵 복호 알고리즘의 주연산인 $MAX^{*}$ 연산 중 계산도가 큰 오류 보정 함수를 근사화한 조합회로로 구성하여 하드웨어 부담을 감소하였으며 윈도우 블록의 길이가 32인 슬라이딩 윈도우 기법을 적용하였다. 본 논문에서 제안한 터보 디코더는 $0.35\mu$m Hynix CMOS technology로 합성한 합성 결과로부터 Eb/No가 1dB, 인터리버 크기가, 5번의 반복 복호에서 $10^{-6}$ 이하의 비트 오율을 달성하였으며, 이때 최고 9Mbps의 복호 성능을 발휘한다.