AES 암호 프로세서용 모듈화된 라운드 키 생성기

A Modular On-the-fly Round Key Generator for AES Cryptographic Processor

  • 발행 : 2005.08.01

초록

3가지 키 길이(128, 192, 256 비트)를 지원하는 AES Rijndael 암호 알고리즘에서 라운드 키를 빠르게 생성하는 것은 고성능 AES 암호 프로세서를 개발하는데 있어서 핵심적인 요소이다. 본 논문에서는 암호 및 복호 동작이 동일 칩 상에 구현되는 파이프라인 및 반복 구조 AES 프로세서에 모두 적용 가능한 라운드 키생성기를 제안한다. 제안된 라운드 키 생성기는 2개의 모듈(Key_exp_m, Key_exp_s)의 조합으로 구성되며, 모듈화되고 면적 효율적인 구조를 갖고 있다. 3가지 키 길이와 암호 및 복호 동작을 내장한 반복구조 AES 프로세서용 라운드 키 생성기는 0.25um CMOS 표준 셀 라이브러리를 사용할 경우 약 7.8ns의 지연시간을 갖고 있으며 약 17,700개의 게이트로 구성된다.

Generating fast round key in AES Rijndael algorithm using three key sizes, such as 128, 192, and 256-bit keys is a critical factor to develop high throughput AES processors. In this paper, we propose on-the-fly round key generator which is applicable to the pipelined and non-pipelined AES processor in which cipher and decipher nodes must be implemented on a chip. The proposed round key generator has modular and area-and-time efficient structure implemented with simple connection of two key expander modules, such as key_exp_m and key_exp_s module. The round key generator for non-pipelined AES processor with support of three key lengths and cipher/decipher modes has about 7.8-ns delay time under 0.25um 2.5V CMOS standard cell library and consists of about 17,700 gates.

키워드

참고문헌

  1. Joan Daemen and Vincent Rijment, The Design of Rijndael, Springer, 2002
  2. NIST, Announcing the Advanced Encryption Standard(AES), Federal Information Processing Standard Publication 197, November 26, 2001
  3. Viktor Fischer and Milos Drutarovsky, 'Two Methods of Rijndael Implementation in Reconfigurable Hardware,' CHESS 2001, LNCS 2162, pp.77-92, 2001
  4. Sumio Morioka and Akashi Satoh, 'An Optimized S-Box Circuit Architecture for Low Power AES Design,' CHESS 2002, LNCS 2523, pp. 172-186, 2003
  5. Elena Trichina, Domencio De Seta, and Lucia Germani, 'Simplified Adaptive Multiplicative Masking for AES,' CHESS 2002, LNCS 2523, pp.187-197, 2003
  6. Henry Kuo and Ingrid Verbauwhede, l'Architectural Optimization for 1.82 Gbps/sec VLSI Implementation of the AES Rijndael Algorithm,' CHESS 2001, LNCS 2162, pp.51-64, 2001
  7. Samung Electronics Co., Ltd, '0.25 m 2.5V CMOS Standard Cell Library for Pure Logic/MDL,' 1999