

서버 시스템 내의 오류 정정 코드 분석에 관한 연구

A Study on Analysis of Error Correction Code in Server System

이 창 화*

Lee, Chang-Hwa

ABSTRACT

In this paper, a novel method is proposed how the ECC(Error Correction Code) in server system can be investigated and the robustness of each system against noisy environment and element failure in memory module has been verified. Chipset manufacturers have hided the algorithm of their Hamming code and the user has difficulty in verification of the robustness of each system. The proposed method is very simple, but the outputs of the experiment explain the core ability of error correction in server system and helps the detection of the failure element. On the basis of these results, we could expect the robustness of digitalized weapon system and the efficient design of our own error correction code.

주요기술용어(주제어) : Error Correction Code(오류 정정 코드, ECC), Chipset(칩셋), Memory module(메모리 모듈), Hamming code(해밍 코드)

1. 머리말

현대전에 쓰이는 첨단 정밀 무기 체계 및 무인 무기 체계가 점점 디지털화됨에 따라 작은 데이터 오류도 치명적인 작동오류로 이어질 수 있으므로 데이터의 무결성이 무기체계 개발에 있어서 그 어느 때보다 중요시되고 있다. 보통 디지털 방식은 아날로그 방식에 비하여 오류가 거의 없다고 생각한다. 예를 들어 디지털 방식은 복제를 거듭해도 질이 떨어지지 않는 다든가, CD의 음질이 LP 레코드에 비해 더 깨끗하고 잡음이 적다고 생각한다.

그러나 실제로는 디지털 방식에서도 저장이나 전송

과정에서 오류가 발생할 가능성은 엄연히 존재하며 디지털 기기들이 점점 용량이 커지고 속도가 빨라짐에 따라서 완벽하게 동작하도록 하기는 그만큼 더 어려워진다고 할 수 있다. 이러한 문제를 해결하기 위해 디지털 방식에서는 오류정정코드(Error Correction Code)를 사용하여 오류가 있는지 없는지를 알아내고 그 다음으로 오류가 있으면 그것을 복구하고 있다.

오류가 있는지 없는지를 알아내는 방법에는 몇 가지가 있는데, 그것들 모두가 데이터에 오류 검출을 위한 정보를 덧붙여서 이를 확인하는 방식을 사용하며 이 중에서 가장 간단한 방법은 패리티 비트(parity bit)라 불리는 한개 비트를 원래 데이터에 붙여 전송함으로써 수신 측에서 전송 데이터 오류의 유무를 1의 개수(홀 또는 짝)로 판별하게 하는 것이다.

실제 상용되고 있는 서버 시스템은 해밍 코드(Hamming Code)를 사용하여 데이터 오류 검출 및

† 2005년 5월 27일 접수~2005년 9월 9일 게재승인

* 국방과학연구소(ADD)

주저자 이메일 : wha1973@hanafos.com


오류 정정을 하고 있다. 해밍 코드는 패리티를 응용한 코드로 데이터에 몇 개의 비트를 붙여 오류 검출 및 정정을 하고 있다. 따라서 이런 시스템을 동작시키기 위해 서버 칩셋(chipset)내에 제조회사는 고유의 해밍 코드를 설계하여 넣고 이 시스템에 쓰이는 메모리도 일반 PC에 쓰이는 64비트 외에 8비트를 추가한 메모리를 사용하여 72비트 시스템으로 구성하였다. 문제는 해밍 코드의 설계 방식에 따라 오류 검출 및 정정 능력이 다르며 설계 알고리즘을 공개하지 않기 때문에 서버 시스템의 데이터 복원 능력을 알기 어렵고 데이터 오류 시 표시하는 신드롬(Syndrome)으로는 어느 비트에 오류가 발생했는지 알 수 없다는 것이다.

본 연구에서는 서버 시스템의 칩셋 내에 설계된 해밍 코드를 추적하여 시스템의 오류 정정 알고리즘을 분석할 수 있는 간단하고 새로운 방법을 제시하였다. 제시된 방법을 이용하여 시스템의 오류 정정 알고리즘을 칩셋 제조사 별로 검증하였고 이로써 각 시스템의 노이즈 환경 및 시스템 내부 소자의 오작동에 견디는 시스템의 강인함을 분석하였다.


2. 오류 정정 코드

오류 정정 코드 원리는 그림 1에서와 같다^[1]. 먼저 k 비트의 메시지 혹은 정보를 엔코더(encoder)가 n 비트의 코드워드(code word)로 만든다. 이때 만들어진 2^k 개의 메시지를 2^n 개의 전체 공간 V_n 에 뿌리면 원래 해밍 거리가 1인 데이터 사이에 완충 공간을 넣어 주는 효과를 나타내어 데이터 전송 시 데이터의 오류를 정정할 가능성을 높이는 것이다. ($2^k < 2^n$) 이러한 선형 블록 코드는 (n, k) 로 나타낸다. 두 개의 코드워드 사이 거리는 서로 다른 비트 개수로 정의하며 해밍 거리는 모든 가능한 코드워드 조합 중 가장 가까운 거리로 정의된다. 당연히 해밍 거리가 멀면 멀수록 오류 정정 및 수정이 용이하므로 데이터 무결성이 보장되지만 데이터 대역너비(bandwidth)가 커지는 단점이 있다.

그림 2는 코드화된 데이터 오류율 대 코드화 안된 데이터 오류율을 보여주고 있다^[1]. 전송파워를 일정하




[그림 1] 선형 블록 코드 구조




[그림 2] 코드화된 데이터 오류율 대 코드화 안된 데이터 오류율

게 놓으면 코드화 된 데이터의 오류 확률이 낮은 것을 볼 수 있다. 그러나 낮은 전송파워에서는 코드화가 된 데이터의 대역너비가 크기 때문에 에러 확률이 커지므로 무작정 n 을 늘리는 것이 좋은 것만은 아니다. 따라서 대역너비와 전송파워의 절충(trade-off)이 필요하다.

해밍 거리에 따른 오류 정정 능력은 그림 3과 같다. d_{min} 은 해밍 거리를 나타내며 정정가능 에러 비트 수(t)와 탐지가능 에러 비트수(n)를 더한 값보다 1이



[그림 3] 해밍 거리에 따른 오류정정능력



[그림 4] 해밍거리 3의 예시

크다.

◆ 해밍거리가 1 일 때(++++++)

모든 코드워드가 유효하므로(+는 유효, -는 에러) 오류 검출 및 정정 불가능하다.

◆ 해밍거리가 2 일 때(+--+--)

대표적인 예로 패리티 체크 비트를 붙인 코드로 전송된 코드워드가 '-'일 때 한개 비트가 오류가 난 것이다. 만일 두개 비트가 동시에 오류가 발생하면 다음의 '+'로 전송되므로 시스템은 오류 발생을 감지하지 못한다.

◆ 해밍거리가 3 일 때(+--+--)

$$2^C \geq B+C+1 \quad (B : \text{데이터 비트}, C : \text{체크 비트}) \quad (1)$$

$$B+C=n \quad (2)$$

$$B=k \quad (3)$$

해밍거리를 3으로 확보하면 오류가 한개 비트 발생하면 가까운 코드워드로 보정하며(SEC : Single bit Error Correction) '-'로 전송된 코드워드가 가까운 '+'로 정정된다. 만일 두개 비트 오류가 동시에 발생하면 다음의 '+'로 잘못 인식된다. 해밍거리가 3일때 데이터 비트(B)와 체크 비트(C)의 관계는 식 (1)과 같고 코드 (n,k)는 식 (2), (3)와 같다. 그림 4는 해밍거리가 3일 때의 간단한 예시 (7,4)를 보여주고 있

며 H 매트릭스는 패리티 체크 매트릭스로서 메모리로부터 들어온 코드워드 D와 연산하여 신드롬 S를 생성한다. 아래 식 (4), (5), (6)은 신드롬 생성 및 체크비트 생성식을 보여주고 있다.(앞으로 모든 '+'는 modulo-2 addition 임.)

$$S1=d1+d2+d4+c1 \quad c1=d1+d2+d4 \quad (4)$$

$$S2=d1+d3+d4+c2 \quad c2=d1+d3+d4 \quad (5)$$


$$S3=d2+d3+d4+c3 \quad c3=d2+d3+d4 \quad (6)$$

그림 4의 D에서 c2와 c3에 동시에 오류가 나면 신드롬 값이 [011]이 생성되어 d3에서 오류가 나서 생긴 신드롬 [011]과 같아 잘못된 정정이 발생하며 이것이 해밍거리 3의 한계이다.

◆ 해밍거리가 4 일 때(+----)

해밍 거리를 4로 확보하면 오류가 한개 비트 발생하면 가까운 코드워드로 보정하고(SEC, Single bit Error Correction), 두개 비트 발생 시 전송된 코드워드는 가운데의 '-'로 전송되어 오류 정정은 불가능 하지만 오류 발생을 검출하게 된다(DED, Double bit Error Detection).

이 경우 H 매트릭스를 Odd-weight-column code로 하여 설계하면 된다^[2]. 즉, H 매트릭스의 각 열에서 1의 개수를 홀수로 맞추어 설계한다. 해밍거리가 4일 때 데이터 비트(B)와 체크 비트(C)의 관계는 식 (7)과 같고 그림 5는 해밍거리가 4일 때의 간단한 예



[그림 5] 해밍거리 4의 예시

시 (8,4)를 보여주고 있다. 아래 식 (8), (9), (10), (11)은 신드롬 생성 및 체크비트 생성식을 보여주고 있다.

$$2^{C-1} \geq B+C \quad (7)$$

$$S1=d2+d3+d4+c1 \quad c1=d2+d3+d4 \quad (8)$$

$$S2=d1+d3+d4+c2 \quad c2=d1+d3+d4 \quad (9)$$


$$S3=d1+d2+d4+c3 \quad c3=d1+d2+d4 \quad (10)$$

$$S3=d1+d2+d3+c4 \quad c4=d1+d2+d3 \quad (11)$$

위의 H 매트릭스에서 d2, d3이 동시에 오류가 나면 그것의 신드롬은 [0110]으로 짝수의 1을 갖는 신드롬이 되므로 절대로 한개 비트 오류 시 나타나는 신드롬과 같을 수 없다. 하지만 이 경우 c2, c3이 동시에 오류가 났을 때의 신드롬과 같기 때문에 오류 정정은 불가능하고 단지 오류 발생만 검출할 수 있다.

3. 서버 오류정정 코드 분석 실험방법 제안

상용 서버 시스템 중 실험 대상으로 ServerWorks 사의 CNB30LE, CNB20HE와 컴팩사의 Profusion (PL8000) 칩셋을 조사하였다. 그림 6은 하이닉스 반도체의 메모리 모듈^[3]을 이용하여 서버 시스템의 해



[그림 6] 제안된 시스템 분석 실험 구성도

밍거리 분석 방법을 제안한 실험 구성도이다. 신드롬 발생을 각 데이터 비트마다 발생시키기 위하여 각 데이터 비트(DQ)를 GND나 VDD에 연결하여 시스템을 부팅시켰다. 이때 실험대상 비트는 연속하여 '1'혹은 '0'만 입력 또는 출력되기 때문에 서버 시스템에 오류가 발생한다. 서버 시스템은 적어도 한개 비트 오류는 자체적으로 오류 정정하여 동작하므로(SEC) 동작에는 이상이 없는 것으로 가정하였으며 혹시 발생할 수 있는 다른 비트의 오류를 감안하여 여러 회 반복 실험하여 결과를 확인하였다.

그림 7은 제안한 실험 방법에 의해 메모리 데이터 비트에 고의로 오류를 발생시켜서 얻은 신드롬 테이블을 표로 정리해 놓은 것이다. 여기서는 각 DQ 및 CB 번호는 고의로 오류를 발생시킨 메모리 모듈의

SYNDROME			HEX	PL8000	CNB30LE	SYNDROME			HEX	PL8000	CNB30LE	SYNDROME			HEX	PL8000	CNB30LE
000000000000	0					0100000000	40	CB6	CB6	1000000000	80	CB7	CB7	1100000000	C0		
000000000001	1	CB0	CB0	0100000000	41					1000000001	81			1100000001	C1	DQ0	
000000000002	2	CB1	CB1	0100000001	42					1000000010	82			1100000010	C2	DQ1	
000000000003	3			0100000011	43	DQ54				1000000111	83	DQ55		1100000111	C3		
000000000004	4	CB2	CB2	0100000100	44					1000001000	84			1100001000	C4	DQ2	
000000000005	5			0100001001	45	DQ50				1000010001	85	DQ51		1100010001	C5		
000000000006	6			0100001100	46	DQ46				1000011000	86	DQ47		1100011000	C6		
000000000007	7	DQ58	DQ5	0100001101	47			DQ21		1000011100	87		DQ37	1100011100	C7		DQ53
000000000008	8	CB3	CB3	0100010000	48					1000010000	88			1100010000	C8	DQ3	
000000000009	9			0100010001	49	DQ42				1000010001	89	DQ43		1100010001	C9		
00000000000A	A			0100010010	4A	DQ38				1000010010	8A	DQ39		1100010010	CA		
00000000000B	B	DQ29	DQ6	0100010011	4B			DQ22		1000010011	8B		DQ38	1100010011	CB		DQ54
00000000000C	C			0100011000	4C	DQ34				1000011000	8C	DQ35		1100011000	CC		
00000000000D	D	DQ59	DQ0	0100011001	4D			DQ16		1000011001	8D		DQ32	1100011001	CD		DQ48
00000000000E	E	DQ28	DQ8	0100011010	4E			DQ24		1000011010	8E		DQ40	1100011010	CE		DQ56
00000000000F	F			0100011011	4F	DQ25				1000011011	8F	DQ56		1100011011	CF		
000001000000	10	CB4	CB4	0101000000	50					1001000000	90			1101000000	D0	DQ27	
000001000001	11			0101000001	51	DQ16				1001000001	91	DQ8		1101000001	D1		
000001000002	12			0101000010	52	DQ17				1001000010	92	DQ9		1101000010	D2		
000001000003	13	DQ52	DQ7	0101000011	53			DQ23		1001000011	93		DQ39	1101000011	D3		DQ55
000001000004	14			0101000100	54	DQ18				1001000100	94	DQ10		1101000100	D4		
000001000005	15	DQ48	DQ4	0101000101	55			DQ20		1001000101	95		DQ36	1101000101	D5		DQ52
000001000006	16	DQ44		0101000110	56					1001000110	96			1101000110	D6		
000001000007	17			0101000111	57					1001000111	97			1101000111	D7		
000001000008	18			0101010000	58	DQ19				1001010000	98	DQ11		1101010000	D8		
000001000009	19	DQ40	DQ3	0101010001	59			DQ19		1001010001	99		DQ35	1101010001	D9		DQ51
00000100000A	1A	DQ36	DQ11	0101010010	5A			DQ27		1001010010	9A		DQ43	1101010010	DA		DQ59
00000100000B	1B			0101010011	5B					1001010011	9B			1101010011	DB		
00000100000C	1C	DQ32		0101011000	5C					1001011000	9C			1101011000	DC		
00000100000D	1D			0101011001	5D					1001011001	9D			1101011001	DD		
00000100000E	1E			0101011010	5E					1001011010	9E			1101011010	DE		
00000100000F	1F	DQ62		0101011011	5F					1001011011	9F			1101011011	DF		
000100000000	20	CB5	CB5	0110000000	60					1010000000	A0			1110000000	E0	DQ60	
000100000001	21			0110000001	61	DQ12				1010000001	A1	DQ4		1110000001	E1		
000100000002	22			0110000010	62	DQ13				1010000010	A2	DQ5		1110000010	E2		
000100000003	23	DQ53		0110000011	63					1010000011	A3			1110000011	E3		
000100000004	24			0110000100	64	DQ14				1010000100	A4	DQ6		1110000100	E4		
000100000005	25	DQ49	DQ2	0110000101	65			DQ18		1010000101	A5		DQ34	1110000101	E5		DQ50
000100000006	26	DQ45	DQ10	0110000110	66			DQ26		1010000110	A6		DQ42	1110000110	E6		DQ58
000100000007	27			0110000111	67					1010000111	A7			1110000111	E7		
000100000008	28			0110001000	68	DQ15				1010001000	A8	DQ7		1110001000	E8		
000100000009	29	DQ41		0110001001	69					1010001001	A9			1110001001	E9		
00010000000A	2A	DQ37	DQ12	0110001010	6A			DQ28		1010001010	AA		DQ44	1110001010	EA		DQ60
00010000000B	2B			0110001011	6B					1010001011	AB			1110001011	EB		
00010000000C	2C	DQ33	DQ15	0110001100	6C			DQ31		1010001100	AC		DQ47	1110001100	EC		DQ63
00010000000D	2D			0110001101	6D					1010001101	AD			1110001101	ED		
00010000000E	2E			0110001110	6E					1010001110	AE			1110001110	EE		
00010000000F	2F	DQ31		0110001111	6F					1010001111	AF			1110001111	EF		
000100000010	30			0111000000	70	DQ26				1011000000	B0	DQ61		1111000000	F0		
000100000011	31	DQ20	DQ1	0111000001	71			DQ17		1011000001	B1		DQ33	1111000001	F1	DQ30	DQ49
000100000012	32	DQ21	DQ9	0111000010	72			DQ25		1011000010	B2		DQ41	1111000010	F2	DQ63	DQ57
000100000013	33			0111000011	73					1011000011	B3			1111000011	F3		
000100000014	34	DQ22	DQ14	0111000100	74			DQ30		1011000100	B4		DQ46	1111000100	F4	DQ57	DQ62
000100000015	35			0111000101	75					1011000101	B5			1111000101	F5		
000100000016	36			0111000110	76					1011000110	B6			1111000110	F6		
000100000017	37			0111000111	77					1011000111	B7			1111000111	F7		
000100000018	38	DQ23	DQ13	0111001000	78			DQ29		1011001000	B8		DQ45	1111001000	F8	DQ24	DQ61
000100000019	39			0111001001	79					1011001001	B9			1111001001	F9		
00010000001A	3A			0111001010	7A					1011001010	BA			1111001010	FA		
00010000001B	3B			0111001011	7B					1011001011	BB			1111001011	FB		
00010000001C	3C			0111001100	7C					1011001100	BC			1111001100	FC		
00010000001D	3D			0111001101	7D					1011001101	BD			1111001101	FD		
00010000001E	3E			0111001110	7E					1011001110	BE			1111001110	FE		
00010000001F	3F			0111001111	7F					1011001111	BF			1111001111	FF		

[그림 7] 신드롬 테이블

데이터 비트 번호이고 왼쪽 숫자는 그때 발생된 신드롬의 2진수와 16진수를 나타내고 있다. 이 실험은 CNB30LE와 Profusion 칩셋을 대상으로 하였으며 다음은 각각의 칩셋에 대한 분석이다.

가. ServerWorks CNB30LE

그림 8은 실험결과에 의해 CNB30LE가 사용하는 H 매트릭스를 보여준다. 비록 데이터 비트가 64개이고 체크 비트가 8개로 (72,64) 이지만 매트릭스 내부를 보면 '1'의 개수가 3개, 4개, 5개로 설계되어 있어 Odd-weight-column 코드로 작성되어 있지 못하다.

따라서 만일 그림 8의 좌측 타원인 두개 비트가 동시에 오류가 발생하면 각 신드롬을 연산한(modulo-2 addition) 값이 한개 비트 오류 신드롬으로 나오는데 이 때 해밍 거리가 4가 되려면 이 값이 매트릭스 안에 없어야 한다.


$$00001101 + 10001101 = 10000000 \quad (12)$$

식 (12)에서처럼 두개 비트의 신드롬을 연산한 값이 매트릭스 내부에 있다. 따라서 이 시스템은 한 개 비트 오류 정정 능력만을 갖는 해밍 거리가 3인 시스템

RCC(Reliance Computer Corp.) CNB30LE

Hamming distance = 3 → Single-bit-error correction (SEC) !

Data bit : 64 Check bit : 8 (72,64)




[그림 8] CNB30LE H 매트릭스

PL8000 PROFUSION

Hamming distance = 4 → Single-bit-error correction & Double-bit error detection (SEC-DED) !

Data bit : 64 Check bit : 8 (72,64)



[그림 9] Profusion H 매트릭스

템이다. 만일 이 시스템에서 두개 비트가 동시에 오류가 발생하면 한개 비트 오류 발생으로 잘못 인식하며 잘못된 정정을 행할 것이다. 따라서 높은 데이터 무결성을 요구하는 일에 있어서 본 칩셋을 사용하는 서버는 해밍 거리가 4인 서버에 비해 신뢰성이 떨어진다고 볼 수 있다.

나. 컴팩 PL8000 Profusion

컴팩 PL8000 서버의 Profusion 칩셋은 그림 9에서와 같은 H 매트릭스로 설계되어 있다. 이 시스템도 CNB30LE와 같이 (72,64)로 설계되어 있지만 매트릭스 내부가 Odd-weight-column 코드로 설계되어 있어 신드롬의 '1'의 개수가 홀수로 되어 있다

그림 9에서 '1'이 한개 들어간 8개 신드롬을 빼고 남은 64개 중에 '1'이 3개가 들어가는 조합의 개수는 8C_3 이고 남은 8개는 '1'의 개수가 5개인 신드롬이며 이것은 그림 9에서 타원으로 보이고 있다. 이 시스템은 해밍 거리가 4인 시스템으로 한개 비트 오류 정정 능력과 두개 비트 에러 검출능력이 가능하다. 따라서 Profusion 칩셋은 단일 비트 오류 발생 시 정상 동작이 가능하도록 자체 정정하여 동작하고 두개 비트 동시 오류 발생 시 두개 비트 오류 발생을 감지하여 알려줄 수 있다. 따라서 이 시스템은 CNB30LE과 같은 패리티 비트를 가지고 있으나 보다 강력한 오류 정정 및 검출 능력을 가지고 있음을 검증하였다.


4. 칩킬 보정(Chipkill Correct)

1990년 초에 비해 CPU 성능은 거의 20배 이상 향상되었으나 디스크 드라이브 속도는 약 5배 향상되어 이를 미처 따라가지 못하고 있다. 그래서 시스템 성능 향상을 위해 점차 메모리 요구량이 대용량화 되어가고 있으며 메모리가 대용량화, 고집적화 되어감에 따라 여러 비트에서 동시에 발생하는 메모리 오류 확률이 증가되고 있는 실정이다. SEC-DED 코드 시스템에서는 한개 비트의 오류 정정 및 두개 비트의 오류 검출을 할 수 있기 때문에 동시에 여러 비트의 오류에는 시스템이 견디지 못한다. 이것은 대용량의 귀중한 정보의 손실을 의미하며 정밀 무기 체계 개발

에 있어서도 매우 심각한 문제가 되고 있다. 이 문제를 해결하기 위하여 최근 서버 시스템에서는 칩킬(Chipkill) 보정이라는 방법이 사용된다.

칩킬 보정이란 그림 10에서처럼 메모리 한 개에서 단 하나의 데이터만을 사용하여 한개 모듈에 18개의 비트를 4개의 모듈에서 72개의 비트를 모아 사용하는 방식이다^[4]. 이렇게 4개의 모듈에 흩어져서 데이터를 운영하므로 만일 한 개의 메모리가 통째로 작동을 못 하던지 혹은 메모리 소자 내부의 블록이 오류가 나서 4비트가 동시에 오류가 생기더라도 각각의 SEC-DED 코드가 한 개 비트씩을 정정하게 된다.


따라서 앞에 설명한 단순 SEC-DED 코드로 설계된 서버에 비해 4개까지의 오류를 견디는 시스템을 만들 수 있다. 칩킬 보정이 가능한 칩셋인 CNB20HE (HP ProLiant ML330, Dell Power Edge 6400)를 실험하여 그림 11에 결과를 정리하였다. 이 서버는 4개의 모듈(DIMM)을 동시에 장착해야 동작하며 한개의 코드워드는 (72,64)이고 매트릭스 내부는Odd-weight-column code로 설계되어 있으므로 해밍거리가 4인 시스템으로 판단할 수 있다. 진하게 표시된 곳은 '1'의 개수가 5개인 신드롬이다. 따라서 사용된



[그림 10] 델 서버에서 칩킬 보정 방법

SYNDROME					HEX	SYNDROME					HEX	SYNDROME					HEX
DIMM1	DIMM2	DIMM3	DIMM4	DIMM5		DIMM1	DIMM2	DIMM3	DIMM4	DIMM5		DIMM1	DIMM2	DIMM3	DIMM4	DIMM5	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0	0	0	0	0	1												
0	0	0	0	0	2	D03A,35	D065,69										
0	0	0	0	0	3			D018,19				D018,19		D048,49			
0	0	0	0	0	4		D023	CB							CB		
0	0	0	0	0	5				CB	D026,27			D054,55	D060,61		D056,59	
0	0	0	0	0	6						D032,33	D034,35					
0	0	0	0	0	7								D0A,1	D038,39			
0	0	0	0	0	8	D023		D093	D026,27	D030,31							
0	0	0	0	0	9												
0	0	0	0	0	A						D052,53	D040,41		D016,17			
0	0	0	0	0	11	D032,33	D010,11				D056,57	D050,51		D020,21			
0	0	0	0	0	12						D050,59	CB		D058,59		D052,53	
0	0	0	0	0	13	D067											
0	0	0	0	0	14	D014,15	D040,41										
0	0	0	0	0	15												
0	0	0	0	0	16												
0	0	0	0	0	17												
0	0	0	0	0	18												
0	0	0	0	0	19		D054,55	D060,61									
0	0	0	0	0	1A	D038,39	D030,31			D058,59	D024,25			D048,47		D038,37	
0	0	0	0	0	1B		D036,37	D042,43									
0	0	0	0	0	1C												
0	0	0	0	0	1D												
0	0	0	0	0	1E	D044,45	D056,57		D080,81	D054,55				D042,43	D098,9		
0	0	0	0	0	1F												
0	0	0	0	0	20												
0	0	0	0	0	21												
0	0	0	0	0	22	D022,23		D024,25									
0	0	0	0	0	23												
0	0	0	0	0	24												
0	0	0	0	0	25	D030,31		CB									
0	0	0	0	0	26	D067	D045										
0	0	0	0	0	27												
0	0	0	0	0	28												
0	0	0	0	0	29	D012,13	D010,11										
0	0	0	0	0	2A	D048,49	D022,23										
0	0	0	0	0	2B												
0	0	0	0	0	2C	D052,53	D028,29										
0	0	0	0	0	2D												
0	0	0	0	0	2E												
0	0	0	0	0	2F	D067	D0,01										
0	0	0	0	0	30	D054,55	D056,57		D016,17	D036,37			D045	D014,15			
0	0	0	0	0	31										D038,39	D032,33	
0	0	0	0	0	32	D052,53	D026,27									D014,15	
0	0	0	0	0	33												
0	0	0	0	0	34												
0	0	0	0	0	35	D048,49	D018,19										
0	0	0	0	0	36												
0	0	0	0	0	37												
0	0	0	0	0	38	D052,53		D050,51									
0	0	0	0	0	39												
0	0	0	0	0	3A												
0	0	0	0	0	3B												
0	0	0	0	0	3C												
0	0	0	0	0	3D												
0	0	0	0	0	3E												
0	0	0	0	0	3F												

[그림 11] CNB20HE 신드롬 테이블



[그림 12] 메모리 오류로 인한 서버 오작동

코드는 SEC-DED가 가능한 코드임을 확인하였다. 따라서 일반 SEC-DED 시스템에 비해 칩킬 보정 능력까지 갖추고 있으므로 매우 강력한 오류 정정 능력을 가지고 있으며 실험으로 검증한 서버 중 가장 신

뢰할 수 있는 서버 시스템이다.

그림 12는 3년 동안 메모리 오류로 인한 서버의 오작동을 나타낸 것이며 그래프와 같이 서버에서 사용하는 메모리 용량이 1GB에 이르면 패리티 비트를 사용하는 32MB 서버보다 오작동 확률이 더 커진다.(100개 시스템 중 9개 오작동) 그러나, 칩킬 보정을 사용하는 서버는 10,000개 시스템에서 겨우 6개의 오작동을 기록하므로 기존의 시스템에 비해 매우 큰 오류 정정 능력을 보인다⁵⁾.

5. 맺음말

점차 무기체계가 정밀화 및 무인화 되어감에 따라 시스템의 데이터 오류가 치명적인 오작동으로 연결될 수 있다. 따라서 무기 체계에 사용되는 시스템의 오

류 데이터 처리능력의 검증이 중요하며 본 논문에서는 서버 시스템의 칩셋 내에 설계된 해밍 코드를 추적하여 시스템에 설계된 오류 정정 알고리즘을 분석할 수 있는 간단하고 새로운 방법을 제시하였다. 제시된 방법을 이용하여 시스템의 오류 정정 알고리즘을 칩셋 제조사 별로 검증하였고 이로써 각 시스템의 노이즈 환경 및 시스템 내부 소자의 오작동에 견디는 시스템의 강인함(robustness)을 분석하였다.

실험에서 한개 비트를 완전히 GND 및 V_{DD}로 연결하여도 실제 서버가 동작함을 확인하여 한개 비트 오류 시 시스템 스스로 정정하여 동작함(SEC)을 검증하였으며 같은 (72,64) 코드를 갖더라도 제조사 별로 오류 정정 및 검출 능력이 다름을 검증하였다. 또한 칩킬 보정 방법을 사용하는 시스템은 메모리 소자의 개를 제거하여도(4비트 동시 제거) 동작할 정도로 발생하는 오류에 강장 강력한 정정 능력이 있음을 검

증하였다. 표 1은 실험한 3개 칩셋의 오류정정능력을 정리한 것이다.

향후 체계 시스템에 적용된 서버의 오류 발생 비트의 추적 및 독자적인 오류 정정 시스템 설계에 본 연구 결과가 참조될 수 있을 것으로 판단된다.

참 고 문 헌

- [1] Bernard Sklar "Digital Communications", Prentice Hall PTR, 2001, pp.318~356.
- [2] MY Hsiao "A Class of Optimal Minimum Odd-weight-column SEC-DED Codes", IBM J. RES. DEVELOP. July 1970, pp.395~401.
- [3] hynix technical data sheet "HYM71V32C735HCT4".
- [4] David Locklear "Chipkill Correct Memory Architecture", Dell Enterprise Systems Group, technology brief, 2000.
- [5] Timothy J. Dell, "A White Paper on the Benefits of Chipkill-Correct ECC for PC Server Main Memory", IBM Microelectronics Division, July 1997.

[표 1] 칩셋별 오류정정 능력

칩셋	오류정정능력
CNB30LE	SEC
Profusion	SEC-DED
CNB20HE	SEC-DED, 칩킬 보정