DOI QR코드

DOI QR Code

Data Communication Prediction Model in Multiprocessors based on Robust Estimation

로버스트 추정을 이용한 다중 프로세서에서의 데이터 통신 예측 모델

  • 전장환 (동국대학교 정보통신공학과) ;
  • 이강우 (동국대학교 정보통신공학과)
  • Published : 2005.06.01

Abstract

This paper introduces a noble modeling technique to build data communication prediction models in multiprocessors, using Least-Squares and Robust Estimation methods. A set of sample communication rates are collected by using a few small input data sets into workload programs. By applying estimation methods to these samples, we can build analytic models that precisely estimate communication rates for huge input data sets. The primary advantage is that, since the models depend only on data set size not on the specifications of target systems or workloads, they can be utilized to various systems and applications. In addition, the fact that the algorithmic behavioral characteristics of workloads are reflected into the models entitles them to model diverse other performance metrics. In this paper, we built models for cache miss rates which are the main causes of data communication in shared memory multiprocessor systems. The results present excellent prediction error rates; below $1\%$ for five cases out of 12, and about $3\%$ for the rest cases.

본 논문에서는 최소제곱 추정기법과 로버스트 추정기법을 사용하여 다중 프로세서 시스템에서의 데이터 통신의 빈도를 모델링하는 방법을 제안한다. 몇 가지의 서로 다른 크기의 작은 입력 데이터들을 작업부하 프로그램에 부과하여 그때마다의 통신 빈도를 측정하고, 이 측정된 값들에 두 가지 통계적 추정기법을 순차적으로 적용함으로써 통신 빈도를 정확히 예측할 수 있는 모델을 구축하는 방법이다. 이 모델링 기법은 작업부하나 목표시스템의 구조적인 사양에 무관하게 입력 데이터의 크기에만 의존하므로 다양한 작업부하와 목표시스템에 대하여 그대로 적용할 수 있는 장점이 있다. 또한 목표시스템에서 작업부하의 알고리즘적 동적특성이 수학적인 공식으로 반영되므로 데이터 통신이외의 성능 데이터를 모델링하는 데에도 적용할 수 있다. 본 논문에서는 대표적인 다중 프로세서인 공유메모리 시스템에서 데이터 통신을 유발하는 핵심 요소인 캐시접근실패의 빈도에 대한 모델을 구하였으며, 12번의 실험 중 5번의 경우에는 $1\%$ 미만, 나머지 경우에는 $3\%$ 내외의 대단히 정확한 예측 오차율을 보였다.

Keywords

References

  1. D. Ferrari, 'Computer Systems Performance Evaluation,' Prentice-Hall
  2. J. Tsai, A. Agarwal, 'Analyzing Multiprocessor Cache Behavior Through Data Reference Modeling,' Proc. of ACM Sigmetrics Conference on Measurement and Modeling of Computer Systems, pp.236-247, May, 1990 https://doi.org/10.1145/166955.167021
  3. W. I. Press, B. P. Flannery, S. A. Teukolsky, W. T. Vetterling, 'Numerical Recipes,' Cambridge University Press
  4. R. L. Launer, and G. N. Wilkinson, 'Robustness in Statistics,' Academy Press
  5. J. P. Singh, J. L. Hennessy, A. Gupta, 'Scaling Parallel Programs for Multiprocessors: Methodology and Examples,' IEEE Computer, pp.42-50, 1993 https://doi.org/10.1109/MC.1993.274941
  6. J. P. Singh, W.-D. Weber, A. Gupta, 'SPLASH: Stanford Parallel Applications for Shared-Memory,' Computer Architecture News, 20(1):5-44, March, 1992 https://doi.org/10.1145/130823.130824
  7. S. C. Woo, M. Ohara, E. Torrie, J. P. Singh, A. A. Gupta, 'The SPLASH-2 Programs: Characterization and Methodological Consideration,' Proc. of 22nd Ann. lnt. Symp. on Computer Architecture, pp.24-36, May, 1995
  8. M. Dubois, J. Skeppstedt, L. Ricciulli, K. Ramamurthy, and P. Stenstrom, 'Detection and Elimination of Useless Misses in Multiprocessors,' Proc. of 20th Ann. lnt. Symp. on Computer Architecture, pp.88-97, May, 1993
  9. D. Kerbyson, A. Hoisie, H. Wasserman, 'Modeling the Performance of Large-Scale Systems,' IEEE Proc. on Software, 150(4), pp.214-221, Aug., 2003 https://doi.org/10.1049/ip-sen:20030808
  10. G. Weerasinghe, L. Antonios, L. Lipsky, 'An Analytic Performance Model of Parallel Systems that Perform N Tasks Using P Processors that can Fail,' IEEE Int'l. Symp. on Network Computing and Applications, pp.310-319, 2001 https://doi.org/10.1109/NCA.2001.962547
  11. M. Dubois, J. C. Wang, 'Shared Block Contention in a Cache Coherence protocol,' IEEE Transactions on Computers, Vol. 40, No.5, May, 1991 https://doi.org/10.1109/12.88487
  12. I. Gluhovsky, B. Q'Krafta, 'Comprehensive Multiprocessor Cache Miss Rate Generation using Multivariate Models,' To appear ACM Trans. on Computer Systems, Vol.23, No.2, pp. 111-145, May, 2005 https://doi.org/10.1145/1062247.1062248
  13. V. A. Aho, J. E. Hopcroft, J. D. Ullman, 'Data Structures and Algorithms,' Addison-Wesley Publishing Company
  14. M. Brorsson, F. Dahlgren, H. Nilsson, P. Stenstrom, 'The CacheMire Test Bench - A Flexible and Effective Approach for Simulation of Multiprocessors,' Proc. of 26th Ann. IEEE International Simulation Symposium, pp.41-49 Apr., 1993