Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지

Design of a Timing Error Detector Using Built-In current Sensor

내장형 전류 감지회로를 이용한 타이밍 오류 검출기 설계

  • Kang, Jang-Hee (Dept. of Electrical and Computer Engineering, Kangwon National University) ;
  • Jeong, Han-Chul (System IC QAteam, Hynix Semiconductor Co., Ltd) ;
  • Kwak, Chol-Ho (Division of Electrical and Computer Engineering, Chungnam National University) ;
  • Kim, Jeong-Beom (Dept. of Electrical and Computer Engineering, Kangwon National University)
  • 강장희 (강원대학교 전기전자정보통신공학부) ;
  • 정한철 (하이닉스 반도체(주) System IC QA팀) ;
  • 곽철호 (충남대학교 정보통신공학부) ;
  • 김정범 (강원대학교 전기전자정보통신공학부)
  • Published : 2004.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

Error control is one of major concerns in many electronic systems. Experience shows that most malfunctions during system operation are caused by transient faults, which often mean abnormal signal delays that may result in violations of circuit element timing constraints. This paper presents a novel CMOS-based concurrent timing error detector that makes a flip-flop to sense and then signal whether its data has been potentially corrupted or not by a setup or hold timing violation. Designed circuit performs a quiescent supply current evaluation to determine timing violation from the input changes in relation to a clock edge. If the input is too close to the clock time, the resulting switching transient current in the detection circuit exceeds a reference threshold at the instant of the clock transition and an error is flagged. The circuit is designed with a $0.25{\mu}m$ standard CMOS technology at a 2.5 V supply voltage. The validity and effectiveness are verified through the HSPICE simulation. The simulation results in this paper shows that designed circuit can be used to detect setup and hold time violations effectively in clocked circuit element.

오류제어는 많은 전자 시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 발생하는 타이밍 위반의 결과로 나타나는 비정상적인 신호지연으로 인한 것이며, 이는 주로 과도고장에 의해 발생한다. 본 논문에서는 CMOS 회로의 동작 중에 타이밍 오류를 검출하는 회로를 설계하였다. 타이밍 오류 검출기는 클럭에 의해 제어되는 시스템의 준비시간 및 대기시간의 위반에 대한 오류를 검출할 수 있다. 설계한 회로는 데이터의 입력이 클럭 천이지점에서 변화할 때 과도전류를 측정하여 오류 검출기의 전류 감지회로에서 발생시킨 기준전류와 비교함으로써 오류의 발생 여부를 확인 할 수 있다. 이러한 방법은 클럭에 의해 동작하는 시스템의 준비시간 및 대기시간의 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. 이 회로는 2.5V 공급전압의 $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며, HSPICE로 시뮬레이션하여 정당성 및 효율성을 검증하였다.

Keywords

References

  1. Proc. IFIP Conf. Design of dynamically checked computers Carter, W.C.;Schneider, P.R.
  2. IEEE Trans. Comput. v.C-22 no.Mar. Design of totally self-checking circuits for m-out-of-n codes Anderson, D.A.;Metze, G.
  3. Proc. IEEE v.66 no.Oct. Fault-tolerant design of local ESS processors Toy, W.N.
  4. IEEE Trans. Comput. v.C-27 no.June Strongly fault-secure logic networks Smith, J.E.;Metze, C.
  5. Dig. Papers. 22nd Int. Symp. Fault Tolerant Computing Design of static CMOS self checking circuits using built-in current sensing Nicolaidis, M.;Lo, J.C.;Daly, J.C.
  6. IEEE J. Solid-State Circuits v.33 no.8 Design of a Built-In Current Sensor for IDDQ Testing Kim, Jeong-Beom;Hong, Sung-Je;Kim, Jong
  7. Proc. International Test Conference Transition fault simulation by parallel pattern single fault propagation Waiwkauski, J.(et al.)
  8. IEEE J. Solid State Circuits v.3 no.10 An IDDQ Sensor for Concurrent Timing Error Detector Knight, C.G.;Singh, A.D.;Nelson, V.P.
  9. IEEE Trans. Communications v.34 no.5 A BPSK/QPSK Timing Error Detector for Sampled Receivers Gardner, F.
  10. IEEE Trans. Communications v.35 no.6 Derivation of Gardner's Timing Error Detector from the Maximum Likelihood Principle Oerder, M.
  11. Proc. ICCT98 Conf. v.2 A timing error detection algorithm for PSK direct sequence spread spectrum system Yan, L.
  12. Proc. 2000 IEEE Sixth ISSSTA Conf. v.1 Multipath resistant coherent timing error detector for DS-CDMA application Fork, G.;Schulz-Rittich, P.;Baltersee, J.;Meyr, H.
  13. Proc. 2003 IEEE Seventh ISSSTA Conf. v.2 Timing error detector using particle filtering Bertozzi, T.;Ruyet, D.L.