

열 화학 기상 증착법을 이용한 삼극관 구조의 탄소 나노 튜브 전계 방출 소자의 제조

유완준 · 조유석 · 최규석 · 김도진[†]

충남대학교 공과대학 재료공학과 나노 재료 응용 실험실

Fabrication of Triode Type Field Emission Device Using Carbon Nanotubes Synthesized by Thermal Chemical Vapor Deposition

W. J. Yu, Y. S. Cho, G. S. Choi and D. J. Kim[†]

Department of Materials Science and Engineering, Chungnam National University, Daejeon, 305-764 Korea

(2004년 6월 18일 받음, 2004년 8월 4일 최종수정본 받음)

Abstract We report a new fabrication process for high performance triode type CNT field emitters and their superior electrical properties. The CNT-based triode-type field emitter structure was fabricated by the conventional semiconductor processes. The keys of the fabrication process are spin-on-glass coating and trim-and-leveling of the carbon nanotubes grown in trench structures by employing a chemical mechanical polishing process. They lead to strong adhesion and a uniform distance from the carbon nanotube tips to the electrode. The measured emission property of the arrays showed a remarkably uniform and high current density. The gate leakage current could be remarkably reduced by coating of thin SiO₂ insulating layer over the gate metal. The field enhancement factor(β) and emission area(α) were calculated from the F-N plot. This process can be applicable to fabrication of high power CNT vacuum transistors with good electrical performance.

Key words carbon nanotubes, field emission, FED, triode.

1. 서 론

탄소나노튜브는 높은 직경에 대한 길이 비 (aspect ratio) 와 높은 전기 전도도, 또한 화학적, 물리적 안정성으로 전계 방출 소자의 tip 재료로서 응용되기 위해 많은 연구가 활발히 진행 중이다.¹⁻³⁾ 이러한 이유들로 탄소나노튜브는 전계방출 디스플레이 패널에서의 기존 실리콘이나 금속 tip의 대안으로 각광받고 있으며, 이는 진공 트랜지스터로의 응용에도 유용하다.⁴⁻⁷⁾ 그러나 물리적, 전기적으로 안정한 탄소 나노 튜브 전계방출소자를 제작함에 있어서 실제적으로 존재하는 공정상의 제약들 때문에 소자의 응용이 지연되고 있는 것이 현실이다. 그 첫 번째가 탄소나노튜브를 기판에서 직접 성장시킬 경우에 성장 이후 이루어지는 후속 공정들을 버티기에는 기판과 튜브와의 밀착성이 약하다는 것이다. 또, 열 화학 기상 증착법으로 합성된 탄소나노튜브를 삼극관 구조에 이용할 경우, 나노튜브의 길이는 캐소드와 게이트 간의 거리보다 작게 조절되어야 하지만, 나노튜브의 길이가 합성 초기상태 그대로 불규칙한 상태로 유지된다면, 불규칙한 전계의 전

달로 인해 안정적인 전계방출을 기대하기 힘들다.⁸⁾ 뿐만 아니라, 삼극관 구조에서 문제점으로 대두되는 게이트 누설전류 또한 소자 제작 시 고려되어야 할 점이다.⁹⁾

본 연구에서는, 포토 리소그래피 공정을 이용하여 열 화학 기상 증착법으로 탄소나노튜브를 선택적 영역에서 수직성장 시켰다. 합성된 나노튜브 위에는 spin-on-glass (SOG)를 도포함으로써 기판과의 밀착성을 증대시킬 수 있었고, 화학적 물리적 평탄화 공정(Chemical-Mechanical Polishing, CMP)을 수행하여 나노튜브길이의 균일화 및 open tip을 형성시킬 수 있었다. 또한, 게이트 전극 표면에 얇은 절연막을 형성시킴으로써 누설전류를 방지하여 삼극관 구조의 전계방출소자를 성공적으로 제작하였다.

2. 실험 방법

Fig. 1은 삼극관 구조의 탄소나노튜브 전계방출소자 제작을 위한 공정도이다. 본 실험에서는 6 μm 깊이로 식각된 trench 구조의 Si(100) 웨이퍼를 기판으로 사용하였으며(Fig. 1(a)), 포토 리소그래피 공정을 사용하여 패턴링 한 이후(Fig. 1(b)), DC 스퍼터링 방법으로 trench의 바닥 면에만 나노 튜브 합성에 필요한 촉매금속인 Fe

[†]E-Mail : dojin@cnu.ac.kr




Fig. 1. Flow chart for the fabrication of the triode type carbon nanotubes field emitter device.

를 30 nm 두께로 증착하였다(Fig. 1(c)). 이후 촉매금속인 Fe 가 선택적으로 증착된 Si 기판에서 열 화학 기상 증착법을 사용하여 900°C에서 암모니아 5분 전처리 이후 암모니아와 아세틸렌의 혼합가스를 각각 60:30 sccm의 비율로 흘리며 10분간 탄소나노튜브를 합성하였다(Fig. 1(d)).^{10,11)}

나노튜브가 합성된 기판위로 튜브와 기판 및 튜브와 튜브간의 밀착성 증가를 위해 spin-on-glass (SOG)를 스핀코팅 방법으로 도포하였으며(Fig. 1(e)), 24시간의 자연건조 이후 나노튜브의 길이를 일정하게 만들어주기 위하여 CMP 공정을 수행하였다(Fig. 1(f)). 평탄화 공정을 거침으로써 탄소나노튜브의 길이가 일정해졌을 뿐 아니라 open tip이 형성되었다. 이렇게 제작된 이극관 구조의 전계방출 특성은 이미 본 연구 그룹에서 보고한바 있다.¹²⁾

삼극관 구조 제작을 위해 평탄화 공정 이후 기판의 표면에 절연막으로 1 μm 의 SiO₂ 층을 형성시킨 이후 리소그래피 공정 및 lift-off 공정을 이용하여 게이트 전극으로 Al 을 DC 스퍼터링 방법으로 증착하였다. 이때 게이트 전극 표면에 100 nm 두께의 얇은 SiO₂ 절연막을 형성시킴으로 삼극관 구조의 가장 큰 문제점 중 하나인 게이트 누설전류를 방지하고자 하였다(Fig. 1(g), (h)). 끝으로 나노튜브 상단의 절연막 제거 및 전계방출에 기여할 탄소 나노튜브들을 더 많이 드러내기 위해 습식(1% HF)과 건식(ICP dry etcher) 식각 공정을 수행하였다(Fig. 1(i)).

이렇게 제작된 삼극관 구조의 탄소나노튜브 전계방출 소자는 10⁻⁷ torr 의 고 진공 챔버에서 turn-on field와 전류 밀도 등의 전계방출 특성을 측정하였다.

3. 결과 및 고찰

고밀도 수직 배향된 탄소나노튜브는 900°C에서 10분간 열 화학 기상 증착법에 의하여 합성되었다. 화학 기상 증착법에 의한 나노튜브의 선택적 영역에서의 성장은 이미 널리 알려진 기술이다.¹⁰⁾ Fe 촉매 금속층은 포토 리소그래피와 lift-off 공정을 사용하여 30 nm 두께로 증착되었다. Fig. 2(a), (b)에서는 위의 방법에 의해 trench에서 합성된 탄소나노튜브의 모습이다. 화학 기상 증착법에 의해 10분간 성장한 나노튜브는 촉매 금속층의 두께에 영향을 받게 되며, 평균 50 nm의 직경과 20 μm 의 길이를 갖는다. 암모니아(NH₃)와 아세틸렌(C₂H₂) 가스를 함께 흘려주며 성장된 나노튜브는 매우 높은 결정성을 가지며, 비정질 탄소의 양은 매우 적은 양만이 존재하게 된다. 탄소나노튜브 성장 시에 촉매금속 표면에 형성되는 비정질 탄소를 억제하는 암모니아 가스의 영향은 이미 본 연구그룹에 의해 보고되어진 바 있다.¹¹⁾

나노튜브 혼합체를 기판에 분산시키는 기존의 방법에 비교하여 화학 기상 증착법에 의해 탄소나노튜브가 성장된 기판은 일반적인 반도체 공정에 사용될 수 있다는 장점이 있지만 공정상의 몇가지 제약점들이 있다. 첫째로, 나노튜브와 기판과의 낮은 밀착성에서 기인하는 전계방출의 불안정성이다. 열 화학 기상 증착법에 의해 성장된 나노튜브는 base 성장모드로 성장하기 때문에 촉매금속과 직접 밀착되어있긴 하지만 성장 이후의 공정과 전계방출 과정에서 그 밀착성이 안정적으로 지속되기가 힘들다.¹³⁾ 다른 한가지는 탄소나노튜브 길이의 불규칙성으로 인한 불규칙한 전계방출 특성이다. 이런 불규칙한 전계방출 특성은 나노튜브의 길이를 일정하게 만들어줌으로




Fig. 2. The morphology of the CNTs selectively grown in trenches shown with (a) high and (b) low magnification.

해결될 수 있다.

개개의 튜브들과 기판과의 강한 밀착성을 위해서, Fig. 3(a)에서 처럼 스펀코팅 방법으로 SOG를 도포하였다. SOG는 알코올 용매에 siloxanes과 silicates가 혼합되어 있는 물질로서 개개의 튜브들의 사이와 튜브 및 기판과의 틈새를 채워 기판과의 밀착성을 증가시키며, 뿐만 아니라 나노튜브의 높이를 균일하게 만들기 위한 평탄화 공정에서 튜브들의 물리적 손상을 최소화 하는 역할을 하게 된다. Fig. 3b는 평탄화 공정 이후의 모습이다. 평탄화 공정으로 나노튜브의 높이의 균일화는 물론 open tip을 형성하게 되어 더 좋은 전계방출 특성을 보이게 된다(Fig. 3(b) 삽입그림).^{14,15)} 이때 표면으로 노출되는 open-tip을 갖는 탄소나노튜브는 극히 제한적으로 나타나고, 이후 표면 식각 공정을 통하여 보다 많은 탄소나노튜브의 노출이 가능하게 된다.

삼극관 구조의 제작을 위해 평탄화 공정 이후 1 μm 두께의 SiO₂ 절연막을 PECVD 방법으로 형성시킨 이후 게이트 전극으로 Al을 DC 스퍼터링 방법으로 증착하였다(Fig. 3(c)). 다음 공정으로 삼극관 구조에서 가장 큰 문제들 중 하나인 게이트 누설전류를 방지하기 위하여 게이트 금속 표면에 100 nm 두께의 얇은 SiO₂ 절연막을 형성 시켰다. 끝으로 나노튜브 상부에 존재하는 절연막을 습식(1 wt% HF) 및 건식(ICP dry etcher) 식각공정을 통해 제거하여 전계 방출에 기여하는 나노튜브를 노




Fig. 3. The morphology of CNTs after (a) SOG coating, (b) CMP process on the SOG coated CNTs (c) CNT emitters after leveling shown with gate electrode and (d) the surface of the CNTs after wet and dry etching.

출 및 튜브의 표면에 존재하는 불순물을 제거하는 공정을 수행하였다.(Fig. 3(d)).

이처럼 제작된 탄소나노튜브 소자에서의 전계 방출 특성을 측정해 보았다. 나노튜브의 전계방출 특성은 직경이 커짐에 따라 전류밀도는 감소하지만 더욱 안정한 특성을 보이는 것처럼 나노튜브의 직경과 관련지을 수 있다.¹⁶⁾ SOG 및 평탄화 공정에 의해 제작된 이극관 구조의 전계방출 특성은 이미 본 연구실에 의해 보고된 바 있다.¹²⁾ 이극관 구조의 특성에서 나노튜브 길이의 균일화 및 open tip에 의하여 전류밀도와 전계방출 소자 tip의 구조함수인 β (field enhancement factor)값이 매우 높게 측정되는 등 본 구조의 장점이 확인되었다. Fig. 4(a)는 완성된 삼극관 구조의 단위 셀의 모습이다. 식각공정에 의해 나노 튜브 상단의 절연층이 식각되면서, 전계방출에 기여할 나노튜브들이 잘 드러나 있음을 관찰할 수 있다. 이러한 탄소나노튜브 단위셀들이 수백여 개가 모여 하나의 블록을 구성하도록 제작하였으며, 전계방출 측정은 이런 블록 단위로 이루어졌다. 이때 게이트와 나노튜브와의 거리는 $6\ \mu\text{m}$, 게이트와 애노드는 $150\ \mu\text{m}$ 로 유지시켜주었으며, 애노드에 1000 V의 전압을 가해주었다.

Fig. 4(b)에서 게이트 전압이 160 V일 때 $250\ \text{mA}/\text{cm}^2$

의 매우 높은 전류밀도가 검출되었다. Fig. 4(b)의 삽입 그림은 측정된 I-V 특성을 log 형태로 나타낸 것이다. 이 그래프에서 보듯이 두 차례의 측정에서 모두 gate 전기장이 $10\ \text{V}/\mu\text{m}$ 근처에서 소자가 turn on이 되었음을 확인할 수 있다. 또한, 전계방출의 I-V 특성을 log 형태로 나타낼 경우에 전기장이 높아짐에 따라서 일반적으로 나타나는 기울기가 감소하는 현상을 관찰할 수 있었다. 여기서 주목할만한 점은 대부분의 전류밀도가 애노드가 아닌 게이트에서 측정되었던 기존 구조와는 다르게 게이트에 절연막 처리를 해줌으로써, 게이트 누설전류를 대폭 억제 할 수 있었다는 것이다. 삼극관 구조의 전계방출소자의 제작 및 응용에 있어서 게이트 누설 전류의 발생은 소자의 효율적인 면에서 하나의 큰 장애물로 취급되어 왔었다.⁹⁾ 하지만, 본 연구에서 게이트의 절연막 처리에 의해 게이트로 향하는 누설전류를 근본적으로 차단시켜 줌으로 삼극관 구조에서 전계방출 효율을 대폭 증가시킬 수 있을 것으로 보여진다.

Fig. 4(c)는 애노드 전압에 따라 방출 전류밀도의 변화를 측정된 것이다. 애노드 전압이 1000 V 일 경우 500 V 일 때에 비해서 전류밀도가 높아지게 되며, 이는 같은 게이트 전압에 의해 전계가 방출 되더라도 애노드




Fig. 4. (a) Morphology of fabricated CNT emitters with high magnification. Emission properties of the CNT emitters; (b), (c) current-gate voltage characteristics and (d) F-N plot.

전압이 낮으면, 애노드 쪽으로 가속되는 전류의 양이 적어진다는 것을 의미한다. 이러한 방출 전류밀도의 애노드 전압 의존성은 Fig. 4d의 그래프를 통하여 확인할 수 있다.

Fig. 4(d)는 이상의 전류밀도와 게이트 전압과의 그래프를 바탕으로 Fowler-Nordheim (F-N)식을 이용하여 도시한 plot이다.^{17,18)} 높은 게이트 전압 영역에서 전계방출의 특성인 직선형태의 그래프를 확인 하였다. 애노드 전압이 500 V, 1000 V의 두 가지 경우 F-N plot의 직선 기울기가 거의 유사했으며, 마찬가지로 두 경우 모두에서 $\sim 1.7 \times 10^6 \text{ cm}^{-1}$ 의 매우 높은 β (field enhancement factor) 값을 구할 수 있었다. 이때 β 는 emitter tip의 높이와 반경, tip 간의 거리 등 구조적인 효율성을 나타내는 함수이다. 이처럼 두가지 경우의 β 값이 동일한 것은 나노 튜브 tip의 구조적인 효율성은 애노드 전압의 높고 낮음에는 상관이 없음을 말해주고 있다. 또한 이처럼 높은 β 값은 SOG 도포 및 평탄화 공정으로 인한 본 구조에서의 나노튜브가 전계방출 tip으로서의 효율이 매우 높기 때문으로 판단된다.¹²⁾

애노드 전압이 500 V, 1000 V의 두 가지 경우에서, β 값과 F-N plot에서의 y축 절편을 이용하여 전계방출 면적을 의미하는 α 값을 계산해 보았다. 먼저 애노드 전압이 500 V 일 경우에 $\alpha_{500} = 6 \times 10^{-17} \text{ cm}^2$ 로 다른 그룹들의 경우에 비해 상대적으로 작은 면적임을 알 수 있다.^{19,20)} 이는 나노 튜브 단위셀의 중앙에 비해 게이트 전극에서의 거리가 상대적으로 가까운 모서리 부분에서 전계방출이 집중 되었기 때문으로 판단된다. 따라서, 본 삼극관 소자의 효율을 극대화 시키기 위해서는 구조적인 보완으로 전체 면적에서의 안정적인 전계방출을 피하여야 할 것이다. 한편, 애노드 전압이 1000 V 일 경우 $\alpha_{1000} = 3.06 \times 10^{-16} \text{ cm}^2$ 로 전자에 비하여 전계방출 면적이 5배 가량 넓어졌음을 알 수 있다. 이는 Fig. 4c에서의 방출 전류의 애노드 전압 의존성을 잘 설명해준다. 즉, 애노드 전압이 높아지게 되면 전계방출에 기여하는 tip이 많아지게 되고, 결과적으로 총 전계방출 양을 증가시키는 것을 의미한다.

4. 결 론

본 연구는 열 화학 기상 증착법에 의해 합성된 탄소 나노튜브를 이용하여 삼극관 구조의 전계방출소자를 제작하기 위한 것이었다. SOG 및 평탄화 공정을 통해 제작된 삼극관 구조는 60 V의 게이트 전압에서 turn on 되었으며, 게이트 전압이 160 V일 때 250 mA/cm^2 의 매우 높은 전류밀도가 측정되었다. 게이트를 절연막 처리하여 게이트 누설전류를 막아줌으로써 전계방출소자의 특성을

극대화 할 수 있었다. 또한, 애노드 가속전압에 따른 방출 전류밀도의 측정과 이의 F-N plot을 통해 애노드 전압이 커짐에 따라 전계방출 면적이 넓어지게 되어 방출 전류밀도가 애노드 전압에 의존적임을 알 수 있었다.

감사의 글

본 연구는 나노 소재 사업단, KRF (Grant 2001-0050E00042), 2003년도 BK21의 지원을 받아 수행되었습니다.

참 고 문 헌

1. W. A. de Heer, A. Chatelain and D. Ugarte, *Science*, **270**, 1179 (1995).
2. D. S. Chung, S. H. Park and Y. W. Jin, *IEEE*, **179** (2001).
3. W. Zhu, C. Bower, O. Zhou, G. Kochanski and S. Jin, *Appl. Phys. Lett.*, **75**, 873 (1999).
4. Y. W. Jin, J. E. Jung, Y. J. Park, J. H. Choi, D. S. Jung, H. W. Lee, S. H. Park, N. S. Lee, J. M. Kim, T. Y. Ko, S. J. Lee, S. Y. Hwang, J. H. You, J. B. Yoo and C. Y. Park, *J. Appl. Phys.*, **92**, 1065 (2002).
5. F. Ito, Y. Tomihari, Y. Okada, K. Konuma and A. Okamoto, *IEEE*, **22**, 426 (2001).
6. J. M. Kim, W. B. Choi, N. S. Lee and J. E. Jung, *Diam. Relat. Mat.*, **9**, 1184 (1999).
7. C. Bower, D. Shalom, W. Zhu, D. Lopez, G. Kochanski, P. Gammel and S. H. Jin, *IEEE*, **49**, 1478 (2002).
8. Y. H. Lee, Y. T. Jang, D. H. Kim, J. H. Ahn and B. K. Ju, *Adv. Mater.*, **13**, 479 (2001).
9. Y. T. Jang, C. H. Choi, B. K. Ju, J. H. Ahn and Y. H. Lee, *Physica B*, **334**, 9 (2003).
10. G. S. Choi, Y. S. Cho, S. Y. Hong, J. B. Park, K. H. Son and D. J. Kim, *J. Appl. Phys.*, **91**, 3847 (2002).
11. K. S. Choi, Y. S. Cho, S. Y. Hong, J. B. Park and D. J. Kim, *J. European Ceramics Society*, **21**, 2095 (2001).
12. W. J. Yu, Y. S. Cho, G. S. Choi, D. J. Kim, H. J. Kim and S. G. Yoon, *Kor. J. Mat. Res.*, **13**(5), 333 (2003).
13. J. B. Park, Y. S. Cho, S. Y. Hong, K. S. Choi, D. J. Kim, S. Y. Choi, S. D. Ahn, Y. H. Song, J. H. Lee and K. I. Cho, *Thin Solid Films*, **415**, 78 (2002).
14. G. C. Kokkorakis, A. Modinos and J. P. Xanthakis, *J. Appl. Phys.*, **91**, 4580 (2002).
15. Y. Saito, K. Jamaguchi, R. Mizushima, S. Uemura, T. Nagasako, J. Yotani and T. Shimojo, *Appl. Surf. Science*, **146**, 305 (1999).
16. S. Y. Choi, Y. I. Kang, K. I. Cho, G. S. Choi and D. J. Kim, *J. Korean Phys. Soc.*, **39**, S193(2001).
17. R. H. Fowler and L. W. Nordheim, *Proc. R. Soc. London Ser.*, **A119**, 173 (1928).
18. D. Temple, *Mater. Sci. Eng.* **R24**, 185 (1999).
19. H. H. Busta, J. E. Pogemiller and B. J. Zimmerman, *IEEE Trans. Electron Devices*, **40**, 1530 (1993).
20. M. Hirakawa, S. Sonoda, C. Tanaka, H. Murakami and H. Yamakawa, *Appl. Surf. Science*, **167**, 662 (2001).