A 4-way Pipelined Processing Architecture for Three-Step Search Block Matching Algorithm

3 단계 블록 매칭 알고리즘을 위한 4-경로 파이프라인 처리

A novel 4-way pipelined processing architecture is presented for three-step search block-matching motion estimation. For the 4-way pipelined processing, we have developed a method which divides the current block and search area into 4 subregions respectively and processes them concurrently. Also, we have developed memory partitioning method to access pixel data from 4 subregions concurrently without memory conflict. The architecture has been designed and simulated with C language and VHDL. Experimental results show that the proposed architecture achieves a high performance for real time motion estimation.

본 논문에서는 3단계 블록 매칭 알고리즘을 위한 새로운 4-경로 파이프라인 구조를 제안한다. 4-경로 파이프라인 구조를 위하여 현재 블록과 탐색 영역을 각각 4개의 부영역으로 분할하여 병렬처리하는 방법을 개발하였다. 4개의 부영역으로부터 메모리 접근의 충돌 없이 픽셀 데이터를 동시에 읽어 들이기 위한 메모리 분할 방법을 개발하였다. 제안된 구조는 C언어와 VHDL로 설계하여 시뮬레이션을 수행하였다. 실험 결과에 의하면 제안된 구조는 실시간 모션 추정 응용에 사용될 수 있는 높은 성능을 얻을 수 있었다.