한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지

임베디드 시스템을 위한 저비용 SIMD MAC/MAS 블록 설계

The Design of low-cost SIMD MAC/MAS for Embedded Systems

  • 이용주 (연세대학교 전기전자공학과 프로세서연구실) ;
  • 정진우 (연세대학교 전기전자공학과 프로세서연구실) ;
  • 이웅석
  • 발행 : 2004.10.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 실생활에 많이 사용되는 멀티미디어의 연산에 꼭 필요한 명령어를 수행할 수 있는 저면적의 저전력 SIMD MAC/MAS(Single Instruction Multiple Data Multiply and ACcumulate/Multiply And Subtract)를 개발하였다. 개발의 목적이 이전에 개발된 64-bit의 고면적, 고성능 MAC/MAS를 저면적, 저비용화하면서 성능 저하를 최소화 하는 것이었기 때문에 이전에 개발된 구조와 비교함으로써 이번 연구의 성과를 판단하였다. 본 논문의 내용은 크게 SIMD MAC의 설계에 대한 내용, 본 설계가 이전의 설계와의 차별성, 그리고 합성 결과 및 결론으로 이루어져 있다. 설계 결과, 이전에 설계되었던 고성능의 64비트 SIMD MAC/班AS에 비해 전체적인 하드웨어의 크기는 32%로 축소되었다. 이는 임베디드 DS(Digital Signal Processor)에 적합하도록 ISA(Instruction Set Architecture)를 개선하였고, 내부 데이터의 대역폭을 32비트로 줄였으며 하드웨어를 보다 최적화하여 설계하였기 때문으로 판단된다.

In this paper, we developed a low-area and low-cost SIMD MAC/MAS(Single Instruction Multiple Data Multiply and ACcumulate/Multiply And Subtract) for multimedia that is used much in real life. We compared the result of this research with a previously developed more large and high performance SIMD MAC/MAS. This paper is consist of 5 parts, which are an introduction, the contents of designing SIMD MAC/MAS hardware, a special qualities for previous works, the result of synthesis and conclusion. The design result reduced by size 32% of whole hardware than 64 bit SIMD MAC/MAS block of designed for high performance. This improved ISA (Instruction Set Architecture) to be suitable to embedded DSP(Digital Signal Processor), and shortened bit range of 64-bit data to 32-bit and implement more optimally.

키워드

참고문헌

  1. Ohsang Kwon; Nowka, K.; Swartzlander, E.E. 'A 16-bitx 16-bit MAC design using fast 5:2 compressors', Application-Specific Systems, Architectures, and Processors, 2000. Proceedings. IEEE International Conference on, 10-12 July 2000, Page(s): 235-243
  2. Richard J. Higgins, Georgia Institute of Teclmology, Digital Signal Processing In VLSI, Prentice Hall
  3. Israel Koren, Computer Arithmetic Algorithms , Prentice Hall, 1993
  4. 홍인표, '멀티미디어 데이터 처리에 적합한 SIMD 곱셈 누적 연산기의 설계', 연세대학교석사 학위 졸업논문, pp. 8-14, 22-30, 34-36, 2001
  5. Yong Surk Lee, 'A 4 Clock Cycle64 X 64 Multiplier With 60 MHz Clock Frequency', 대한전자공학회 논문지, Vol. 2, No. 2, pp. 61-67, December 1991
  6. Aamir a. Farooqui, Vojin G. Oklobdzija, 'General Data-Path Organization of a MAC unit for VLSI Implementation of DSP Processors', IEEE, pp. 260-263, 1998
  7. 박종환, '32비트 RISC/DSP 프로세서를 위한 17 X 17비트 곱셈기의 설계', 16-18, 26-28, 1999
  8. 홍종욱, 'Redundant Binary 연산을 이용한 실수/복소수 승산기', 연세대학교 석사 학위 졸업논문, pp.12-19, 1999
  9. 김승철, '32-Bit 내장형 프로세서에 적합한 저비용 DSP/FPU 설계', 연세대학교 석사 학위졸업논문, pp.6-13, 39-54
  10. Naofumi Takagi , et. aI., 'High-Speed VLSI Multiplication Algorithm with a Redundant Binary Addition Tree,' IEEE Tmas. on Computers, vol. C-34, no. 9, pp. 789-796, Sep.1985 https://doi.org/10.1109/TC.1985.1676634
  11. 정우경, '고성능 내장형 마이크로프로세서를 위한 SIMD DSP/FPU 설계', 연세대학교 박사학위 졸업논문, pp. 44-65, 86-98, 163-183, 2003
  12. D.H.Allen, S.H.Dhong, H.P.Hofstee, J.Leenstra, K.J.Nowka, D.L.Stasiak, D.F.Wendel, 'Custom circuit design as a driver of microprocessor performance', IBM J. RES. DEVELOP, vol. 44, No.6, November 2000
  13. Dusan Suvakovic, C.Andre T. Salama, 'gA pipelined multiply-accumulate unit design for energy recovery DSP systems', IEEE International Symposium on Circuits and Systems, pp. 1-16 - 1-19, May, 2000
  14. Nono Ohkubo, Makoto Suzuki, 'gA 4.4 ns CMOS 54 x 54-b multiplier using pass-transistor multiplexer', IEEE Custom Integrated Circuits Conference, pp. 599-602, 1994