lpCSB+- tree : An Enhanced Main Memory Index Structure Employing the Level Prefetching Technique

lpCSB+-트리 : 레벨 프리페칭 기법을 이용하는 향상된 주기억장치 상주형 색인구조

  • 홍현택 (LG전자 단말기연구소) ;
  • 피준일 (충북대학교 정보통신공학과) ;
  • 송석일 (충주대학교 컴퓨터공학과) ;
  • 유재수 (충북대학교 전기전자컴퓨터공학부 및 컴퓨터ㆍ정보통신연구소)
  • Published : 2004.12.01

Abstract

In main-memory resident index structures, secondary cache misses considerably have an effect on the performance of index structures. Recently, several main-memory resident index structures that consider cache have been proposed to reduce the impact of secondary cache misses. However they still suffer from full secondary cache misses whenever visiting each level of a index tree. In this paper, we propose a new index structure that eliminates cache misses even when visiting each level of index tree. The proposed index structure prefetches the grandchildren of a current node. The basic structure of the proposed index structure is from CSB+-tree that uses the concepts of the node group to increase fan-out. However the insert algorithm of the proposed index structure reduces the cost of a split significantly. Also, we show the superiority of our algorithm through various performance evaluation.

주기억장치 상주형 색인구조에서는 2차 캐쉬 실패가 성능에 매우 큰 영향을 미친다. 기존에 제안된 주기억장치 상주형 색인구조들은 2차 캐쉬 실패를 고려하긴 했지만 여전히 트리의 각 레벨을 접근할 때는 2차 캐쉬 실패가 발생한다. 본 논문에서는 이러한 문제점을 인식하고 트리 순회 시 각 레벨을 방문할 때도 캐쉬 실패가 발생하지 알는 주기억장치 색인구조를 제안한다. 제안하는 색인구조인 lpCSB+-트리는 다음 레벨에서 방문할 가능성이 있는 노드들을 프리페치하여 다음 레벨을 방문할 때도 캐쉬 실패가 발생하지 않도록 한다. 또한, 기본적인 구조는 노드그룹 개념을 이용하여 노드의 팬-아웃을 증가시키는 CSB+-트리에 기반하지만 CSB+-트리의 단점인 분팔 비용의 증가문제를 해결하기 위한 방법을 제안한다. 성능평가를 통해 기존의 색인구조와 비교하여 제안하는 색인구조의 우수성을 보인다.

Keywords

References

  1. Anastassia Ailamaki, David J. DeWitt, Mark D Hill and David A. Wood, 'DBMSs on a Modern Processor: Where Does Time Go?,' In Proceedings of VLDB Conference, pp. 266-277, 1999
  2. Stefan Manegold, Peter A. Boncz and Martin L. Kersten, 'Optimizing database architecture for the new bottleneck: memory access,' In VLDB Journal 9(3), pp. 231-246, 2000 https://doi.org/10.1007/s007780000031
  3. Jun Rao and Kenneth A. Ross, 'Cache Conscious Indexing for Decision-Support in Main Memory,' In proceedings of VLDB conference, pp. 78-79, 1999
  4. Jun Rao and Kenneth A. Ross, 'Making B+-Trees Cache Conscious in Main Memory,' In proceedings of ACM SIGMOD Conference, pp. 475-486, 2000 https://doi.org/10.1145/342009.335449
  5. Philip Bohannon, Peter Mcllroy and Rajeev Rastogi, 'Main-Memory Index Structures with Fixed-Size Partial Keys,' In proceedings of ACM SIGMOD Conference, pp. 163-174, 2001 https://doi.org/10.1145/375663.375681
  6. Shimin Chen, Phillip B. Gibbons and Todd C. Mowry, 'Improving Index Performance through Prefetching,' In proceedings of ACM SIGMOD Conference, pp. 235-246, 2001 https://doi.org/10.1145/375663.375688
  7. Intel Corporation, 'IA-32 Intel Architecture Software Developer's Manual,' Intel Corporation Order Number 245470-007, 2002