

## 2V 750kHz CMOS 대역통과 능동필터 설계

이 근 호<sup>†</sup>

### 요 약

본 논문에서는 저전압에서 동작이 가능하며 이득값이 뛰어난 능동소자를 이용하여 750kHz의 중심주파수 특성을 나타내는 연속시간 대역통과 능동필터를 설계하였다. 이용된 적분기는 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었으며, 0.25μm CMOS n-well 공정 파라미터를 이용한 hspice 시뮬레이션 결과, 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위이득주파수 특성을 나타내었다. 또한 이를 이용하여 설계된 대역통과 능동필터는 747kHz의 중심주파수 특성을 나타내고 659kHz의 대역폭 특성을 보여주었다.

### Design of A 2V 750kHz CMOS Bandpass Active Filter

Geun-Ho Lee<sup>†</sup>

### ABSTRACT

In this paper, a new continuous-time bandpass active filter for low-voltage applications is proposed. The active filter is composed of the CMOS complementary cascode circuit which can increase transconductance of an active element. These results are verified through the 0.25μm CMOS n-well parameter hspice simulation. As a result, the gain and the unity gain frequency is 42dB and 200MHz respectively in the integrator. Additionally, center frequency of the bandpass active filter is 747kHz. And also bandwidth of the filter is 649kHz on 2V supply voltage.

**Key words:** CMOS, Low-Voltage(저전압), Bandpass Filter(대역통과필터)

### 1. 서 론

최근 들어 집적회로의 급속한 발전에 의해 하나의 칩 안에 아날로그와 디지털회로가 공존하는 혼성모드 방식이 이용되고 있다[1,2]. 설계시 이러한 칩의 대부분은 디지털 회로가 차지하기 때문에 트랜지스터의 동작 조건은 대부분 디지털 회로를 기준으로 규준화 되어 있다. 따라서 상대적으로 높은 공급전압을 요구하는 아날로그 회로도 디지털 회로의 동작 조건 즉, 공급전압과 일치시켜 줘야할 필요가 있다. 또한 공급전압은 이동통신시스템의 전력소모와도

밀접한 관계를 지니고 있다. 이러한 이유로 아날로그 회로에서 저전압 동작을 위한 방법이 여러 가지 방식으로 연구되고 있는 추세이다[3]. 따라서 통신시스템에 필수적으로 이용되는 능동필터의 경우, 이산시간 필터에 비해 연속시간 필터는 신호를 직접처리 할 수 있어 전력소모가 적어야 하는 대용량 초고속 멀티미디어 시스템 설계에 많은 장점을 지니고 있다[4]. 본 논문에서는 전력소모가 적은 연속시간 신호처리 능동소자를 이용하여 저주파 대역을 필요로 하는 통신용 모뎀의 사양에 부합하는 연속시간 대역통과 능동필터를 설계하였다. 현재는 ADSL (Asymmetric Digital Subscriber Line) 시스템 방식에 이용되는 모뎀과 케이블모뎀 등이 기존에 설치된 통신로를 이용한다는 경제적 이점이 있어 가정에서 이루어지는 인터넷 통신의 주 이용방식이 되고 있다. ADSL 시스템의 아날로그 입출력단에 이용되는 연속시간 능동필

\* 교신저자(Corresponding Author): 이근호, 주소: 전라북도 전주시 완산구 효자동 3가 1200(560-759), 전화: 063) 220-2935, FAX: 063) 220-2058, E-mail: ghlee@jeonju.ac.kr  
접수일: 2004년 2월 20일, 완료일: 2004년 6월 30일

<sup>†</sup> 정회원, 전주대학교 정보기술공학부

터의 주파수 값을 보면 송수신단에서 약간의 차이가 있다. 따라서 표준화된 주파수 값을 보면 대략 송신 단에서는 24kHz에서 140kHz까지의 대역을, 수신단에서는 140kHz에서 1,100kHz까지의 대역을 이용하고 있다[5]. 본 논문에서 설계된 대역통과 능동필터는 상용화된 시스템에서 그 응용여부를 검증해 보기 위해 750kHz의 중심주파수 값을 갖도록 사양을 결정하였다. 제안된 능동소자와 이를 이용하여 설계된 능동필터의 특성들은  $0.25\mu\text{m}$  CMOS n-well 공정 파라미터를 이용한 hspice 시뮬레이션을 통해 검증되었다.

## 2. 전압조절 가변 능동소자

차동 입력력 값을 갖는 완전차동 상보형 적분기에서 high-swing cascode 전류미러를 이용하여 그림 1과 같은 연속시간 능동소자를 구성할 수 있다[6]. 제안된 능동소자는 출력저항의 증가로 능동필터를 설계할 때 가장 큰 영향을 미치는 단위이득 주파수와 이득이 증가됨을 알 수 있다. 또한 내부의 트랜스컨덕턴스 값을 간단하게 제어하여 제안된 소자와 이를 이용하여 설계될 응용회로의 특성을 보정 할 수 있는 조절단자를 외부에 연결함으로서 외부 요인에 의하여 발생할 수 있는 오차를 최소화 할 수 있는 특성을 동시에 지니고 있다.

위에서 설계된 능동소자의 이득과 단위이득 주파수 값을 유도해 보면 각각 식(1)과 (2)와 같이 나타낼 수 있다.

$$A = \frac{(g_m - g_{ds})}{g_{ds}} \quad (1)$$

$$\omega_o = p_1 A = \frac{2(g_m - g_{ds})}{C + 8C_{gd}} \approx \frac{2g_m}{C} \quad (\because g_m \gg g_{ds}, C \gg C_{gd}) \quad (2)$$

그림 2는 동일 조건하에서 high-swing cascode 방식을 적용하지 않고 설계되었던 기존의 능동소자 [7]와 제안된 가변 CMOS 가변 능동소자를 시뮬레이션한 결과이고, 이 결과를 통해 제안된 능동소자의 이득값은 21dB에서 42dB로 향상되었음을 알 수 있다. 제안된 능동소자에서 보여주는 이득값 42dB는 능동 필터 등을 구성할 때 지녀야 되는 최소한의 이득값 40dB에 만족하는 값으로 응용 회로 설계시 이상적인 특성에 근접한 특성을 나타낼 수 있는 요인이다. 이득값과 함께 능동소자의 가장 큰 특성인 단위이득주파수 값은 기존의 적분기가 100MHz의 값을 나타낸 반면 제안된 적분기는 200MHz의 값을 나타내었다. 또한 10μA의 입력 전류와 10MHz의 입력 신




그림 2. 이득 및 주파수 특성




그림 1. 연속시간 능동소자

내었다. 또한  $10\mu\text{A}$ 의 입력 전류와  $10\text{MHz}$ 의 입력 신호 주파수에서 THD(Total harmonic distortion)는 0.48%를 갖는다. 그림 3과 그림 4는 각각 제안된 적분기의 반전, 비반전 출력의 위상특성과 시간해석 결과를 보여준다.




그림 3. 반전 비반전 출력의 위상 특성




그림 4. 반전 비반전 출력의 시간해석

### 3. 2V 750kHz 대역통과 능동필터 설계

제안된 가변 CMOS 능동소자를 이용하여 그 응용도를 확인하기 위해 연속시간 대역통과 능동필터를 설계하였다. 여러 가지 저주파 방식의 통신시스템 중에서 최근 국내뿐만 아니라 전세계적으로 주목받고 있는 ADSL(Asymmetric Digital Subscriber Line) 서비스 방식에 이용되는 모뎀의 설계사양을 기준으로 선택하였다[5]. ADSL 기술이 세계적인 통신 서비스 업체의 관심이 되고 향후 네트워크의 발전을 이끄

는 기술로 예측되는 주된 이유는 기존의 설비를 이용하여 사용자에게 고속의 통신을 쉽게 제공할 수 있는 장점 때문이다. 또한 ADSL은 전화선을 이용해 기존의 ISDN보다 빠른 9Mbps 이상의 전송속도를 구현할 수 있고, 일반전화가 사용하는 대역폭보다 웨이브에 존재하는 다른 대역폭을 데이터 통신에 이용하기 때문에 데이터 통신과 무관하게 일반전화를 이용할 수 있다는 장점이 있다. 따라서 초고속 정보통신망 구축을 위한 인터넷, 멀티미디어를 수용하는 형태로 발전해 가고 있다. ADSL 모뎀은 시스템 구축의 기본이 되는 하드웨어 시스템이 성능과 가격을 결정한다. 현재 국내의 ADSL 서비스 과정에서 발생되는 문제로는 첫째, 거리가 멀어짐에 따라 전송속도의 차이가 크다는 기술적인 단점과 둘째, 수입에 의존하고 있는 모뎀 가격이 비싸고 교환기의 시설을 다시 설치해야 한다는 경제적 부담이 가장 큰 문제점으로 인식되고 있다. ADSL 시스템 구축을 위해 국내에서는 주로 관련 장치의 자체 개발 기술력만을 보유하고 있으며, 장치를 구성하고 있는 모뎀용 칩 등, 핵심 부품은 수입에 의존하고 있기 때문이다. 따라서 국산화 가능 여부를 가늠하고자 핵심 칩을 구성하고 있는 아날로그 Front-end단에 필수적으로 이용되고 있는 대역통과 능동필터를 설계하여 그 응용성을 확인하고자 한다. 우선 대역통과 능동필터를 설계하기 위한 함수는 통과역에서 소파장을 구성하고 있지 않는 버터워스 함수를 선택하고 수동 복종단 회로로 수동필터를 구성하였다. 자세한 설계사양은 다음의 표 1에 나타내었다.

능동필터로 구성하기 위하여 신호흐름 선도를 다음의 수식 (3)과 (4)에 따라 작성하고, 이를 이용하여 블록다이어그램을 나타내면 그림 5와 같다.

표 1. 대역통과 능동필터 설계사양

파라미터	설계 사양
필터 함수	2차 대역통과필터, Butterworth 함수
수동필터 형태	복종단 사다리형 회로망
중심주파수	750 kHz
공급전압	2 V

$$I_1 = \frac{1}{sC_1} (I_S - I_1 - I_2) \quad (3)$$

$$I_2 = \frac{1}{sL_2} (I_1 - I_2) \quad (4)$$




그림 5. 대역통과 능동필터 블록 다이어그램

그림 5의 블록다이어그램에 의하여 능동필터는 2개의 제안된 연속시간 능동소자로 직접 모의되며, 능동소자 내부의 적분 커패시터 값을 결정함으로써 설계가 완료된다. 각각 전류모드 적분기 내부의 적분 커패시터  $C_i$ 는 식 (5)를 통해 구할 수 있다. 식 (5)에서  $g_m$ 은 적분기의 트랜스컨덕턴스이며,  $X_i$ 는  $i$ 번째 회로의 규준화(normalized)된 수동 소자값이고,  $\omega_{co}$ 는 능동필터의 차단주파수이다.

$$C_i = \frac{g_m X_i}{\omega_{co}} \quad (5)$$

블록 다이어그램에 따라 최종적으로 설계된 대역통과 능동필터의 구성도를 그림 6에 나타내었다.

제안된 연속시간 아날로그 능동소자를 기본소자로 하여 설계된 대역통과 능동필터의 주파수 특성이 그림 7에 나타나 있다. 중심주파수는 746kHz이며, 3dB점의 상한주파수와 하한주파수가 각각 1,021kHz와 362kHz를 나타내었다. 따라서 통과대역은 659kHz임을 알 수 있다. 또한 설계된 대역통과 능동필터 외부 전압조절단자  $V_{b1}$ 과  $V_{b2}$ 의 전압값을 조절하여 변화하는 주파수특성과 위상변화 특성을 그림 8과 그림 9에 나타내었고, 그 변화값을 요약하여 표 2에 표




그림 6. 설계된 연속시간 대역통과 능동필터




그림 7. 설계된 능동필터 주파수 특성




그림 8. 설계된 대역통과 능동필터의 주파수 가변특성




그림 9. 주파수 변화에 따른 위상 가변특성

현하였다. 특히, 저전압 동작이 가능한 설계된 대역통과 능동필터의 소비전력값은 2.46mW 값을 나타내었다.

표 2. 전압값 조절에 따른 중심 주파수 변화값

	Controlled voltage[V]		Bandwidth [kHz]	Center frequency [kHz]
Designed bandpass active filter	①	Vb1	0.89	565
		Vb2	0.39	
	②	Vb1	1.19	746
		Vb2	0.52	
	③	Vb1	1.48	1,035
		Vb2	0.66	

#### 4. 결 론

본 논문에서는 차동 입출력 값을 갖는 완전차동 상보형 적분기에 high-swing cascode 전류미리가 추가된 주파수 가변 능동소자를 이용하여 주파수 특성이 조절 가능한 대역통과 능동필터를 설계하였다. 설계된 가변 대역통과 능동필터는 최근 상용화되어 주목받고 있는 ADSL 모뎀의 수신단 주파수 사양에 부합하도록 설계되었으며, 그림 7에서 보여주고 있듯이 수동필터의 값과 크게 차이나지 않는 우수한 특성을 보여주고 있다. 또한 따로 구성되어 있는 단자의 전압 조절에 의해 중심주파수가 조절 가능함을 알 수 있었다. 이는 전압 조절을 통해 트랜스컨덕턴스값을 변화시키고, 변화된 트랜스컨덕턴스값이 주파수값과 이득값에 직접적으로 영향을 미치기 때문이다. 이용된 가변소자의 안정된 구조와 공정특성의 향상으로 인해 설계된 대역통과 능동필터는 2V 공급 전압하에서 왜곡 없는 신호특성을 나타내었고 각종 무선 멀티미디어 시스템에 응용 가능한 저전력 특성을 나타내었다.  $0.25\mu m$  n-well CMOS 공정 파라미터를 이용한 hspice 시뮬레이션 결과 설계된 대역통과 능동필터는 2V 공급전압에서 중심주파수 746kHz에 대역폭은 659kHz 값을 갖는다. 그림 8, 그림 9와 표 2의 시뮬레이션 결과를 통해 알 수 있듯이 대역통과 능동필터는 기본 능동소자의 이득과 단위이득주파수를 조절할 수 있는 외부단자를 이용하여 세어 하였을 때, 746 kHz의 중심주파수를 기준으로 고주파방향과 저주파방향으로 각각 1,035kHz와 565kHz까지 주파수 튜닝이 가능하였다. 이러한 특성으로 인해 향

후 비슷한 주파수 대역에 각종 능동필터의 응용시 새로운 공정작업이 필요 없이 기존 능동필터의 사용이 가능하리라 사료된다. 이와 더불어 시스템에서 더욱 안정적인 동작특성을 보여주기 위해 자동이득조절기(AGC), 레퍼런스 회로 등의 주변회로를 설계, 추가함으로서 각종 통신시스템의 입·출력단을 구성하고 있는 아날로그 신호처리단 블록의 특성 향상이 가능할 것으로 사료된다.

#### 참 고 문 헌

- [1] C. Toumazou, F. J. Lidger, and D. G. Haigh, "Analogue IC design : the current-mode approach," *IEEE Circuits and systems series 2, Peter Peregrinus Ltd., on behalf of the Institution of Electrical Engineering*, London, United Kingdom, 1993.
- [2] A. Hyogo, C. Hwang, M. Ismail and K. Sekin, "LV/LP CMOS square-law circuits," *Proc. IEEE Midwest Symp. on Circuits and Systems*, pp.1181-1184, 1998.
- [3] R. H. Zele and D. J. Allstot, "Low-Power CMOS Continuous-Time Filter," *IEEE J Solid-state Circuits*, Vol. 31, No. 2, 1996.
- [4] J. Sabadell, C. Aldea, S. Celma and P. A. Martine, "A Low Voltage High Frequency Integrator for CMOS Continuous-Time Current-Mode Filters," in *Proc. IEEE ISCAS*, pp. 339-349, 1998.
- [5] J. Y. Lee, et al, "A 3V linear input range tunable CMOS transconductor and its application to a 3.3V 1.1MHz Chebyshev low-pass Gm-C filter for ADSL", *Proc. IEEE 2000 Custom I.C. Conference*, pp. 387-390, 2000.
- [6] 이근호, "멀티미디어 시스템용 광대역 아날로그 가변소자 설계," *한국멀티미디어학회 논문지*, 제6권, 제2호, pp. 319-324, 2003.
- [7] J. H. Bang, G. H. Lee, J. C. Ahn and D. Y. Kim, "A Design of CMOS Continuous-time Fully-Balanced Current-Mode Integrator with Complementary Transconductance," in *Proc. of IEEJ*, pp. 41-45, 1997.



이 근 호

1994월 2일 전북대학교 공과대학 전기공학과 공학사  
1997월 2월 전북대학교 대학원 회로및시스템 공학석사  
2000월 8월 전북대학교 대학원 회로및시스템 공학박사  
2002월 3월 ~ 현재 전주대학교 정

보기술공학부 조교수

관심분야 : 멀티미디어 시스템, 통신 신호처리, 집적회로 설계