

논문 2004-41SD-10-7

# 열광학 효과를 이용한 SOI 1×2 비대칭 광스위치 설계 및 제작

## (Design and fabrication of SOI 1×2 Asymmetric Optical Switch by Thermo-optic Effect)

박종대\*, 서동수\*, 박재만\*\*

(Chong-Dae Park, Dong-Su Suh, and Ja-Man Park)

### 요약

광소자의 재료물질로서 특성이 우수하며 열광학계수가 큰 silicon을 기반으로 한 SOI (Silicon-on-insulator)를 사용하여 열광학 1×2 광스위치를 제안, 제작하였다. SOI wafer는 도파로가 형성될 상위 Si 층(n=3.5)과 클래딩 영역이 될 산화막 매립층(n=1.5) 그리고 기판인 Si인 3층으로 이루어진다. BPM(Beam propagation method) 전산모의를 통해 20dB 이상의 누화특성을 갖는 단일모드의 1×2 비대칭 y-분기 광도파로를 형성하고, 열확산 전산모의를 통해 금속열선을 설계 제작하였다. 제작된 광스위치는 약 3.5 watts의 구동 전력에서 20dB 이상의 채널간 누화가 측정되었다.

### Abstract

We propose and fabricate an 1×2 asymmetric optical switch by TOE using SOI wafer based on silicon which has very large TOE figure and it is a good material for optical devices. SOI wafer consists of 3 layers: upper Si layer for device(waveguide;core, n=3.5), buried oxide layer for insulator(clad, n=1.5) and Si substrate layer. We designed 1×2 asymmetric y-branched single mode optical waveguide switch by BPM simulation and metal heater by heat transfer simulation. Fabricated switch shows about 3.5 watts of power consumption and over 20dB of crosstalk between output channels.

**Keywords:** Optical switch, SOI, Optical communication, MEMS, Optical waveguide

### I. 서론

대용량 초고속 통신을 위한 가입자망의 구축을 위한 노력의 일환으로 FTTH (Fiber to the home)을 실현하기 위한 다양한 능/수동 광소자에 대한필요성이 증대되고 있다. 특히 PON (Passive optical network)의 실용화를 위한 수동광소자의 저가격화 및 소형 집적화에 대한 필요성이 높아지고 있다. 이러한 관점에서 집적 및 소형화가 가능한 장점을 지닌 광도파로소자에

대한 연구와 제품화가 LiNbO<sub>3</sub>, Silica, polymer, GaAs 등의 물질을 이용하여 이미 진행되어왔다. 이러한 기존의 물질을 이용한 광도파로소자에 비해 silicon 물질은 표 1에서와 같이 TE/TM 모드 방향의 열광학 계수가 등방적이며, silica(열광학 계수= 1~0.5 × 10<sup>-5</sup>)에 비해 약 20배 가량 높고, polymer에 비해 약 2배 이상 큰

표 1. 물질별 열광학계수  
Table 1. Thermo-optic figures.

물질	기준파장 [μm]	굴절율 (n)	열광학계수 [(δn/δT) × 10 <sup>-5</sup> ]
LiNbO <sub>3</sub>	1.3	2.15	+5.3
Silica	1.3	1.45	+1.5
TiO <sub>2</sub>	0.633	2.86	-7.2
Polymer	0.633	1.5	-10
PLZT	0.633	2.5	+10
Si	1.55	3.5	+20

\* 정회원, 명지대학교 전자공학과  
(Department of Electronic Engineering, Myong-gi University)

\*\* 정회원, (주)로템, 연구개발5팀  
(Rotem Company)

※ 본 연구는 학술진흥재단 (신진교수과제 번호 2001-E00147)의 지원으로 수행되었습니다.

접수일자: 2004년06월09일, 수정완료일: 2004년10월13일

열광학 계수를 갖는다. silicon의 흡수손실은 1.3 μm에서 약 0.1 dB/cm으로 비교적 낮기 때문에 기존의 silicon 반도체 기술과 MEMS 기술을 이용하여 LD, PD, 광 파워 분배기, AWG, 광변조기, 광스위치, 광감쇄기 등의 능/수동소자들의 hybrid 및 monolithic한 집적이 가능하다. 국외에서는 SOI를 사용한 silicon기반의 광소자<sup>[1], [2], [3]</sup>에 대한 연구활동 및 제품화가 이미 진행되었으나 국내에서는 이에 대한 연구가 부족한 실정이다.

본 논문에서는 국내 최초로 SOI를 사용하여 기본적인 광스위치인 1×2 열광학스위치를 설계 및 제작하여 그 특성을 평가하였다. 본 연구에서 사용된 SOI는 BE-SOI wafer를 사용하였으며, BPM과 열확산 전산모의 결과를 바탕으로 비대칭구조의 1×2 Y-도파로 및 열전극을 설계하였고 반도체 공정기술을 이용한 일련의 사진공정과 식각 및 증착공정을 통해 제작된 광스위치의 특성을 측정하였다.

## II. 열광학효과(TOE)를 이용한 SOI 1×2비대칭 광스위치의 설계

### 2.1 단일모드 SOI 광 도파로

그림 1은 단일모드 SOI 광도파로의 단면구조로 undoped 5 μm의 silicon core층과 약 1 μm의 SiO2 clad층 및 silicon 기판으로 구성되었다. SOI 광도파로는 quasi-single 모드를 이용하게 됨으로, 광섬유의 단일 광모드가 SOI 광도파로에 입사할 경우 leaky mode가 제거되기 위해 약 1000 μm의 transient 영역을 필요로 한다. 또한 단일모드를 위한 silicon 도파로의 폭과 식각 깊이의 관계는 다음의 관계식(1)을 만족함을 알 수 있다.<sup>[4]</sup>

$$\frac{W}{H} \leq \alpha + \frac{r}{\sqrt{1-r^2}} \quad (1)$$

$$(r = \frac{h}{H} \geq 0.5)$$

여기서 H는 silicon층의 두께, W는 도파로의 폭, r은 core silicon의 두께 대비 식각된 silicon 두께의 비, α는 실험상의 보정 상수이며 0.3 ~ 0.5의 값을 갖는다. 위의 식 1에 관련된 자료와 본 연구에서 SOI를 이용한 직각형 광도파로 구조에 적합한 유효굴절율법(EIM : Effective index method)을 사용하여 2-D BPM에 의한 전산모의의 결과는 그림 2에서와 같이 일치된 결과를




그림 1. SOI 광도파로의 단면 구조도  
Fig. 1. Cross-section structure of SOI optical waveguide.




그림 2. Core층의 두께가 5 μm인 SOI 광도파로의 단일모드 조건  
Fig. 2. Single mode condition of SOI optical waveguide with 5 μm thick core layer.

보였다.

5 μm 두께의 상층 silicon을 갖는 SOI를 이용한 단일모드 SOI 광도파로를 위해, 본 연구에서는 그림 2의 Souren의 단일모드 영역을 만족하는 광도파로의 폭과 식각깊이 조건을 선택하였다. 이는 그림 2의 원에 해당하는 영역이며, 삼각형 부분은 다중모드에 해당하는 영역이다.<sup>[5]</sup>

### 2.2 비대칭 1X2 SOI 광스위치의 설계

그림 3은 비대칭 Y 분기형 SOI 광도파로에 전극을 형성하여 제작된 1×2 열광학 광스위치의 구조로 입사부에서 이어지는 직선영역과 분기점에서 형성되는 taper영역, 분기영역과 이어서 광섬유가 장착될 수 있도록 출력단 사이를 넓혀주는 bending영역과 열광학효과를 주기위한 Au 금속열선으로 구분된다.

W1은 입력 도파로폭 및 출력 채널 1의 도파로 폭을 말하며, W2는 출력 채널 2의 도파로 폭을 말한다. SOI 광스위치에서는 silicon의 열광학 계수가 양의 값을 가지기 때문에 온도증가에 따라 silicon의 굴절률은




그림 3. 설계된 1x2 비대칭 SOI 광스위치 구조  
 Fig. 3. Structure of designed 1x2 asymmetrical SOI optical switch.

증가한다. 전기적 신호가 인가되지 않은 상태에서는 모든 광파워가 채널 1으로 출력되고, 전기적 신호가 증가함에 따라 온도가 증가하면 채널 2 광도파로의 굴절률이 증가하여 광출력이 채널 1에서 채널 2로 이동하도록 하기 위해서는 채널 1 광도파로의 유효 굴절률이 채널 2 광도파로의 유효 굴절률보다 높아야 하며, 이는 각 광도파로의 폭 W1과 W2의 상대적인 차에 따라 결정된다. 또한 비대칭 Y분기 1x2 광스위치의 경우 파워 분배기로 동작하기 위해서는 아래의 관계식을 만족해야 한다.<sup>[6]</sup>

$$\frac{\Delta\beta}{\theta\gamma} > 0.44 \quad (2)$$

위 식에서  $\Delta\beta$ 는 두 도파로간의 모드전파상수의 차이이며,  $\gamma$ 는 클래딩영역의 전파상수이고  $\theta$ 는 두 도파로의 분기각이다. 따라서 식(2)를 만족하는 조건하에서는 비대칭 Y분기 광도파로로 입사된 광파워의 대부분이 입력측 도파로의 유효굴절률 값과 비슷한 유효굴절률 값을 갖는 도파로쪽으로 빛이 진행된다 (열전극에 전원을 인가하지 않은 경우). 또한 비대칭 Y분기 광도파로를 설계할 때 가장 중요시되는 것은 누화(crosstalk) 특성이며, 본 연구에서는 누화특성이 20 dB 이상이 되도록 그림 4에서와 같이 출력 채널 2의 도파로 폭 W2 및 분기각  $\theta$ 에 따른 누화특성을 BPM을 이용하여 전산모의하였다.

전산모의에 사용된 변수로는 SOI 광도파로의 단일 모드 특성과 열광학 효과에 의한 Y 분기점 광도파로간의 광파워의 이동 효율을 고려하여, 채널 1 도파로의 폭을  $W1=3.4 \mu\text{m}$ , silicon의 식각 깊이=  $1.3 \mu\text{m}$ 로 설정하였다. 그림 4의 전산모의 결과로부터 분기각이 약 0.8. ~0.14. 에서 채널 2의 도파로폭 W2가 2.5~2.7  $\mu\text{m}$  범위에서 누화특성이 20 dB 이상이 가능함을 보였다.




그림 4. 분기각 및 채널 2의 폭에 따른 누화특성  
 Fig. 4. Crosstalk as a function of branch angle and width of channel 2.

이는 따라서 본 연구에서는 분기각을 0.12. 로 채널 2의 폭 W2를 2.6  $\mu\text{m}$ 로 설정하였다. 이는 공정 오차에도 불구하고 비교적 넓은 범위에서 우수한 누화특성을 보여주는 영역임을 알 수 있었다. 또한 Y 도파로 제작시 공정상의 제약으로 인하여 두 도파로가 분기되는 지점에서 패턴은 일부 왜곡되어지며 이를 블런트라 한다. 따라서 본 연구에서는 블런트의 폭을 UV를 이용한 사진 공정상 허용되는 안정적인 분해능인 1  $\mu\text{m}$ 로 설정하여 이를 포함한 구조를 BPM 전산모의 실험에 적용하여 Y분기 도파로 구조를 설계하였다. 또한 이반적으로 식각깊이가 깊을수록 초기 누화 특성은 향상되나, 반면 전극을 인가함에 따라 열광학 효과에 의해 채널 1으로부터 광출력을 채널 2로 이동 시키는 스위칭 효율을 감소시키며 구동전력의 증가를 가져오기 때문에 본 연구에서는 1.3  $\mu\text{m}$ 로 식각깊이를 조절하였다.

### 2.3 열광학 효과를 위한 금속열선의 설계

Au/Cr 메탈전극으로부터 발생한 열이 두 광도파로에 대하여 갖는 열분포 정도를 알기 위해 FEM(finite element method)를 사용하여 열분포를 전산모의하였으며, 이에 따라 열전극의 위치와 길이를 결정하였다. 전산모의를 위해 사용된 물질의 열전도 변수는 표 2와 같다.

그림 5에서는 같이 금속열선의 위치에 따른 두광도파로간의 열분포를 분석하였으며, 그림 5(c)의 경우처럼 도파로에 계단형으로 걸친 상태가 두 광도파로간의 온도차를 가장 크게됨을 알 수 있었다. BPM 전산모의를 통하여 인접한 두 광도파로의 광 coupling 정

표 2. 열확산 전산모의를 위한 물질의 열전달계수  
Table 2. Thermal figures for simulation of thermal diffusion in SOI.

물질	Conduction [W/K · M]	Convection [W/K · M <sup>2</sup> ]
Si	148	3.1~2.2
SiO <sub>2</sub>	1.4	5.8
Air	0.02624	-




그림 5. 열선의 위치에 따른 온도분포도  
Fig. 5. temperature contour map according to heater position.

도는 두 광도파로파로 간의 거리가 약 10 μm까지는 두 광도파로 상호간의 coupling 정도가 매우 높으나, 이보다 멀리 떨어진 경우에는 두도파로간의 광 coupling은 매우 미약하였다. 따라서 본 연구에서는 비대칭 Y-분기점으로부터 두 도파로간의 거리가 10 μm가 되는 지점까지를 Au-금속열선의 길이로 설계 및 제작하였다.

#### IV. 제작 및 측정

공정변수를 감안하여 설계, 제작된 Cr mask를 사용하여 12mW/cm<sup>2</sup> @405nm mask aligner와 PECVD, RIE etcher, e-beam evaporator, dicing saw, polishing machine 등을 사용하여 5 μm 상위 silicon 층과 1 μm SiO<sub>2</sub> 매립층을 갖는 BE-SOI wafer로 일련의 공정을 진행하였다. 그림 6은 비대칭 SOI 광스위치를 제작하기 위한 전체 공정도이다. 제작된 SOI 광스witch는 도파로 끝단면의 경면화를 위해 연마과정에서는 미세 세라믹 분말 현탁액인 slurry를 사용하여 2차례의 lapping과 1차례의 polishing을 거쳐 난반사가 없는 거울면을




그림 6. SOI 광스위치 제작 공정 흐름도  
Fig. 6. Process flow chart for SOI optical switch.




그림 7. 건식 식각된 SOI 광도파로 단면  
Fig. 7. Dry etched SOI optical waveguide profile.




그림 8. 제작된 광스위치  
Fig. 8. Top view of completed optical switch.

형성하였다.

그림 7은 Cl<sub>2</sub>와 SF<sub>6</sub> gas의 최적 혼합 조건<sup>[7]</sup>으로 RIE 건식식각된 SOI 광도파로의 단면 사진이다. 그림 8은 금속 열전극을 lift-off 기법으로 형성한 완성된 비대칭 1×2 SOI 열광학 광스위치를 위에서 본 사진이다.

제작된 소자는 W<sub>1</sub>=3.4μm, W<sub>2</sub>=2.6μm, 식각깊이=1.3μm으로 제작되었고 열전극이 갖는 저항값은 평균 50Ω이었다. 그림 9는 단면 경면화를 마친 최종 완성된 소자를 측정하기 위한 측정 구성도이며, 그림 10은 IR 카메라로 출력단에서의 스위칭 동작을 보여준다.




그림 9. 광스위치 측정시스템  
Fig. 9. Optical switch measurement system.




그림 10. 스위칭된 출력광 패턴의 IR 카메라 사진  
Fig. 10. Switched output beam pattern captured by IR camera.




그림 11. 구동전력에 따른 SOI 1x2 광스위치의 출력특성  
Fig. 11. Output power characteristics of SOI 1x2 optical switches as a function of driving power.

전압을 비인가 상태에서 비대칭 Y-분기 도파로의 특성은 전산모의에서 예측한바와 같이 채널 1으로 광출력이 되었고 누화는 20dB이상이 측정되었다. 이후 구동전력을 인가하면 약 2W 정도의 전력에서 3dB 분기가 되고 3.5W 이상의 전력이 인가되면 20dB이상의 소멸비를 갖는 스위칭 특성을 나타냈다. 그림 11은 스

위치의 동작특성그래프다. 단일모드 광섬유를 사용하여 출력단에서의 광출력 측정값으로 구동전력이 3.5W 이상에서 20dB 이상의 누화특성을 보여주었다.

## V. 결 론

본 연구에서는 SOI의 낮은 전파손실특성과 높은 열광학 효과를 이용하여 비대칭 1x2 열광학광스위치가 20 dB 이상의 누화 특성을 갖도록 유효굴절률법과 BPM을 이용하여 출력 채널의 폭과 분기각을 설계 하였으며, 전극의 위치에 따른 열분포 특성을 위해 FEM을 이용한 전산모의를 하였다. 전산모의의 결과로부터 얻어진 설계에 따라서 제작된 SOI 광스위치의 누화특성은 약 21 dB 이상으로 우수하였으나, 구동전력이 큰 것은 silicon의 큰 열전도성으로 인한 인접 채널간의 온도차가 충분히 크게 유지되지 못하기 때문에 판단된다. 이는 back side trench를 이용한 열방출이 용이한 구조의 형성으로 구동전력을 현저히 줄일 수 있을 것으로 예상된다. 히터의 구조와 위치, 열방출 구조의 개발을 통해 특성을 더욱 개선 할 수 있을 것이다. 실리콘은 물질자체의 굴절률이 3.5로 삽입손실이 비교적 큰 물질이지만 단면의 무반사막 형성 및 광섬유와 도파로 간의 입출력 결합부에서의 모드변환기(SSC: Spot size converter)의 삽입을 통해 삽입손실과 결합손실을 줄일 수 있을 것으로 예측된다.

## 참 고 문 헌

- [1] M. G. Thompson, D. Brady, S. W. Roberts, "Chromatic dispersion and bandshape improvement of SOI flatband AWG multi / demultiplexers by phase-error correction", IEEE Photonics Tech. Lett., vol. 15, no. 7, pp. 924-926, 2003.
- [2] C. E. Png, S. P. Chan, S. T. Lim, G. T. Reed, "Optical Phase Modulators for MHz and GHz Modulation in SOI", IEEE J. of Lightwave Tech., vol. 22, no. 6, pp. 1573-1582, 2004.
- [3] W. Sun, M. J. Munghal, W. Noell, F. Perez, N. A. Riza, "Fabrication and some measurement of a digital variable optical attenuator", IEEE/LEOS International Conference on Optical MEMS, 2003, Aug., pp. 115 - 116
- [4] Shyh-Lin Tsao, Jiang-Hung Tien, Tsai, and Chun-Wei, "Simulations on an SOI grating-based optical add/drop multiplexer", IEEE J. on selected topics in quantum

electronics, Vol. 8, No. 6, p. 1277, 2002.

- [5] Soref, R. A., Schmidtchen, J., and Petermann, K., "Large single-mode rib waveguides in Ge/Si-Si and Si-on-SiO<sub>2</sub>", IEEE J. of Quantum Electron., vol. 27, no. 8, pp. 1971-1974, 1991.
- [6] S. L. Tsuo and P. C. Peng, "Design and Simulation of a 2×2 N SOI Optical Power Splitter", Microwave and optical tech. lett., Vol. 32, No. 4, p. 307, 2002.
- [7] M. Meith et al., "Plasma etching using SF<sub>6</sub> and Cl<sub>2</sub> gases", Semiconductor international, pp. 222-227, 1984.

---

저 자 소 개

---



박 종 대(정회원)

1983년 2월 연세대학교  
전자공학과 졸업(공학사)  
1985년 2월 연세대학교  
전자공학과 졸업(공학석사)  
1992년 12월 Arizona state Univ.  
(공학박사)

1986년 10월~1987년 6월 KTRC 전임연구원  
1992년 2월~1996년 8월 ETRI 선임연구원  
1996년 9월~2004년 현재 명지대학교 전자공학과  
부교수

<주관심분야: 광소자, Optical CDMA, UWB System, RF Home Network, 유무선 통신용 SOC 시스템>



서 동 수(정회원)

2001년 2월 명지대학교  
전자공학과 졸업(공학사)  
2003년 2월 명지대학교  
전자공학과 졸업(공학석사)  
2003년 3월~2004년 6월  
명지대학교 박사과정

2004년 9월~2004년 현재 (주)픽스바이트  
선임연구원

<주관심분야: 광소자, UWB, u-RFID, MEMS>



박 재 만(정회원)

1999년 2월 명지대학교  
전자공학과 졸업(공학사)  
2001년 2월 명지대학교  
전자공학과 졸업(공학석사)  
2001년 2월~2003년 12월  
(주)이스텔 시스템

2004년 2월 (주)로텍

<주관심분야: 광소자, VHDL, 무선통신 시스템>