

논문 2004-41TC-8-3

도체판이 삽입된 밀리미파 세라믹 패키지

(Millimeter-wave Ceramic Package having Embedded Metal Sheet)

김 진 태*, 서 재 옥***, 방 현 국*, 박 성 대**, 조 현 민**, 강 남 기**, 이 해 영****
(Jin-Tai Kim, Jae-Ok Seo, Hyon-Guk Pang, Seong-Dae Park, Hyun-Min Cho, Nam-Kee Kang,
and Hai-Young Lee)

20

패키지는 전기적인 특성에 있어서 우수한 고주파 전송 특성을 지녀야 한다. 그러나 집적회로면이 위로 향하는 세라믹 패키지(Face-up Package)는 본드와이어 연결 시 고주파의 기생 특성이 크게 증가하여 시스템 전체의 성능에 큰 제한을 가져온다. 본 논문에서는 향상된 정합특성을 갖는 새로운 밀리미터파 세라믹 패키지 금전구조를 제안하였고, 유한요소법(FEM: Finite Element Method)을 이용하여 20 ~ 50 GHz에서 해석 및 설계를 하고 제작하였다. 측정 결과, 삽입된 금속판(Embedded Metal Sheet)을 가지는 세라믹 패키지 금전구조는 47GHz까지 기존의 세라믹 패키지보다 0.85dB 그리고 본드와이어 부분에 일반적인 에폭시($\epsilon_r = 4$)를 사용하여 물당한 세라믹 패키지보다 0.4dB가 개선된 삽입손실의 특성을 얻을 수 있었다. 따라서 본 해석 결과는 소형의 세라믹 패키지 및 MMIC(Monolithic Microwave Integrated Circuit) 모듈 개발에 효과적으로 활용될 수 있으리라 기대된다.

Abstract

High performance packages must provide excellent transmission characteristics. In face-up ceramic packages, however, parasitic characteristics of bondwires are not negligible at millimeter-wave frequencies. Consequently, the electrical performance of ceramic packages is degraded. In this paper, we propose a new millimeter-wave ceramic package feed-through having Embedded Metal Sheets (EMS). The package that contains double-bondwire interconnections is analyzed by the FEM (Finite Element Method) and measured from 20 to 50GHz. As a result, the proposed package having Embedded Metal Sheets (EMS) achieved 0.85dB, 0.4dB insertion loss improvement on the conventional and the double bondwires buried in epoxy ($\epsilon_r = 4$) ceramic package respectively to 47GHz. This improved ceramic package will be useful for MMICs modules and small ceramic packages developments.

Keywords: ceramic package, LTCC, millimeter-wave, EMS

I. 서 론

최근 초고주파 및 밀리미터파 시스템의 발달과 함께 MMIC를 실장하기 위한 저가격의 소형패키지 개발의

* 학생회원, ****정회원, 아주대학교 전자공학부
(Department of Electronics Engineering, Ajou Univ.)

** 정희원, 전자부품연구원 고주파재료 연구센터
(KETI, High Frequency Materials Research Center)

*** 정회원, Ace Technology
(Ace Technology)

※ 본 연구는 산업자원부 산업기초과제 사업의 지원을
받아 수행되었습니다

접수일자: 2004년8월14일, 수정완료일: 2004년8월14일

중요성이 증대되고 있다. 이러한 패키지는 칩과 시스템 사이의 전기적, 열적인 통로로서의 기능과 함께 외부환경으로부터 내부 회로를 보호해야 한다. 특히, 전기적인 특성에 있어서 패키지는 최소 간섭(minimum interference)을 위한 전자기적 차폐(electromagnetic shielding) 기능뿐만 아니라 적은 삽입손실과 반사손실 특성이 요구된다^[1-3]. 따라서 이러한 요구조건들을 충족시키기 위하여 최근에 고주파에서 손실 특성이 우수한 LTCC (Low Temperature Cofired Ceramic) 기술을 이용한 세라믹 패키지에 대한 연구 개발이 활발하게 진행되고 있다^[4-7].

집적회로면이 위로 향하는 세라믹 패키지(Face-up

Package)는 패키지의 금전선로와 칩을 연결하기 위하여 일반적으로 본드와이어를 사용하게 된다^[8-9]. 그러나 주파수가 증가할수록 본드와이어에 의한 기생 인덕턴스의 증가로 인하여 고주파 전송특성이 급격히 저하되기 때문에 초고주파 및 밀리미터파 대역용 시스템의 전체 성능에 큰 제한을 가져오게 된다^[10-11]. 이러한 본드와이어로 인한 기생 인덕턴스를 보상하기 위하여 넓은 본딩 패드 및 저역 통과 필터 구조와 유전재료를 이용한 방법들이 제시되었다^[12-14]. 그러나 패키지의 금전선과 바이어스 선로가 같은 면에 존재하는 소형 패키지와 CPW(Coplanar Waveguide) 금전선의 경우에는 넓은 본딩패드를 갖는 구조가 부적절하다^[15-16]. 그리고 저역 통과 필터 구조는 복잡하고 크기가 커질 뿐만 아니라 실제 패키지 벽면(wall)이 존재하는 패키지의 금전 구조에 적용하기 어렵다. 또한 유전 재료를 이용한 경우에는 유전체 몰딩(molding)을 통하여 정전용량을 증가 시킴으로서 기생 인덕턴스 효과를 보상할 수 있지만, 고주파에서 이러한 몰딩재료의 유전체 손실이 크고 에폭시를 적절히 몰딩하는 것이 힘들다는 단점이 있다.

본 논문에서는 삽입된 도체판을 갖는 새로운 밀리미터파 세라믹 패키지 금전구조를 제안하였고, 세라믹 패키지의 상용 주파수 대역인 20 ~ 50 GHz에서 해석 및 측정하였다^[17-18]. 제안된 세라믹 패키지 금전구조는 본드와이어 연결부분의 신호선 밑에 금속판을 삽입한 구조를 지니고 있으며, 이러한 구조는 일반적인 LTCC 공정으로 쉽게 구현될 수 있다^[19-20]. 제안된 세라믹 패키지 금전선로의 전기적 해석을 위하여 완전 수치 해석법(full-wave analysis)인 유한요소법을 이용하였으며, 측정 결과 제안된 구조는 47GHz까지 삽입손실과 반사손실이 각각 0.5dB, 12dB의 우수한 특성을 보였다.

II. 구조 및 해석방법

1. 해석 구조 및 방법

그림 1은 400 μ m 두께(h_{LS})의 세라믹 기판($\epsilon_r = 7.8$)과 100 μ m 두께의 GaAs($\epsilon_r = 12.9$)를 80 μ m의 높이(h_b)로 이중 본드와이어 연결한 세라믹 패키지 금전선로이다. 브레이징(Brazing) 기법을 이용하기 위한 공정상의 이유로 400 μ m 두께의 세라믹 기판을 이용하였으나, 선로 폭이 넓어질수록 고주파의 분산 효과(dispersion effect)가 커져서 반사손실 특성이 나빠지게 된다. 따라서 250 μ m의 세라믹 기판아래에 금속판을 삽입하고 아래 접지면과 연결되도록 150 μ m를 접지

면으로

설계하였




그림 1. (a) 세라믹 패키지 금전선로의 평면도 (b) 세라믹 패키지 금전선로의 측면도 A-A'; (c) 세라믹 패키지 금전선로 구조

Fig. 1. (a) Top view of ceramic package feed-through; (b) Side view A-A' of ceramic package feed-through; (c) ceramic package feed-through structure.

다. 그림 1(c)에서 GaAs의 50Ω 선폭은 114 μ m로 설계하였다. 그리고 패키지의 세라믹 기판과 GaAs의 간격은 일반적인 밀리미터파 대역의 실장을 고려하여 100 μ m로 가정하였다^[21]. 패키지의 금전부분은 microstrip - stripline - microstrip 구조로 구성되어 있고 금전 부분의 50Ω 선폭을 맞추기 위해서 microstrip 선로와 Stripline 선로

의 선 폭을 각각 320, 200 μm 로 설계하였다.

그림 2는 본드와이어 연결로 인해 발생하는 기생 인덕턴스를 보상하기 위하여 본 논문에서 제안된 방법을 나타내고 있으며, 삽입된 금속판의 크기(W_{EMS})에 따른 S-파라미터를 추출하기 위한 구조이다. 신호선과 삽입된 금속판의 간격(h_{EMS})과 금속판의 길이(L_{EMS})는 크기와 특성을 고려하여 각각 50 μm , 200 μm 로 설정하였고, 삽입된 금속판을 제외한 모든 구조는 그림 1에서 설명




그림 2. (a) 제안된 세라믹 패키지 금전선로의 평면도
(b) 제안된 세라믹 패키지 금전선로의 측면도
A-A'; (c) 제안된 세라믹 패키지 금전선로 전체 구조

Fig. 2. (a) Top view of the proposed ceramic package feed-through;(b) Side view A-A' of the proposed ceramic package feed-through; (c) Total structure of the proposed ceramic package feed-through.

한 일반적인 세라믹 패키지 금전선로 구조와 동일하다.

2. 해석 방법

マイクロ파 및 밀리미터파 대역에서의 정확한 광대역 해석을 위하여 유한 요소법을 사용하는 상용 시뮬레이션 툴을 사용하였다^[22]. 본 논문에서는 전체 산란계수 크기의 변화율이 3 %이내에 수렴하도록 유한 요소 mesh 생성을 반복 수행하였으며, 입력단과 출력단을 제외한 경계면에서의 방사효과를 고려하기 위해 기판 두께의 약 5배 이상 떨어진 지점에 흡수경계조건(ABC : Absorbing Boundary Condition)을 적용하여 실제 현상과 근접한 경계조건이 되도록 설정하였다. 또한 패키지 금전구조 해석 시 사용되는 물질 값들에 대한 조건은 해석의 용이함을 위해서 무손실로 가정하고 해석하였으며, 패키지 금전선로 구조는 공정 가능한 파라미터로 설정하였다.

III. 해석 및 측정결과

1. 해석 결과

그림 3은 10 ~ 40 GHz까지 세라믹패키지 금전구조(그림 1)에 대한 S-파라미터를 나타낸 그림이다. 그림3을 살펴보면, 30 GHz 이하의 해석 주파수에서는 반사손실이 20 dB 이하였으나, 30 GHz 이상에서는 반사손실 특성이 최대 10 dB이상 저하됨을 확인할 수 있다.

그림 4는 삽입된 금속판을 갖는 세라믹 패키지금전구조(그림 2)에 대한 해석 결과를 나타낸 그림이다. 그림 4(b)에서 살펴보면 금속판의 크기(W_{EMS})가 0.8mm 일 때 최적의 삽입손실과 반사손실 특성을 얻을 수 있었다.






그림 3. 세라믹 패키지 금전선로의 S-파라미터

Fig. 3. S-parameter of ceramic package feed-through.



(a)



(b)


그림 4. 삽입된 금속판을 갖는 세라믹 패키지 금전구조에 대한 해석 결과 (a)반사손실 (b)삽입손실

Fig. 4. Analysis result of ceramic package feed-through structure with embedded metal sheet; (a)Return loss; (b)Insertion loss.


2. 특성 비교 및 등가 회로

그림 5는 세라믹 패키지 금전구조, 금속판을 삽입한 금전구조 그리고 본드와이어 부분에 일반적인 에폭시 ($\epsilon_r = 4$)를 사용하여 몰딩한 구조들에 대한 해석 결과를 나타낸 그림이다^[13]. 패키지 금전 구조에서 금속판을 삽입함으로써 일반적인 본드와이어 연결 시 발생하는 유도성 기생 특성을 병렬 커패시턴스로 효과적으로 보상할 수 있다.

그림 6은 삽입된 금속판($W_{EMS}=800\mu m$, $h_{EMS}=50\mu m$, $L_{EMS}=200\mu m$)을 갖는 본드와이어 연결 구조(그림 2)에 대한 등가 회로 모델을 나타내고 있다. 그림에서 C_{EPB} , C_{PB} 는 병렬 커패시턴스(shunt capacitance)이고 L_{Bond} 와 R 은 직렬 인더턴스(series inductance)와 직렬 저항(series resistance)을 나타낸다. 등가회로에서 병렬 커패시턴스(C_{EPB} , C_{PB})는 본드와이어로 인한 유도성 기생



(a)



(b)

그림 5. 세라믹 패키지 금전구조에서 기생 인더턴스를 감소시키기 위한 해석 결과들의 비교 (a)삽입손실 (b)반사손실

Fig. 5. Comparison of simulation results to reduce parasitic inductance in ceramic package feed-through structure; (a) Insertion loss (b) Return loss.




그림 6. 삽입된 금속판($W_{EMS}=800\mu m$, $h_{EMS}=50\mu m$, $L_{EMS}=200\mu m$)을 갖는 접속선 구조에 대한 등가 회로

Fig. 6. Equivalent circuit for double bonding wire interconnection using Embedded Metal Sheets (EMS); $W_{EMS}=800\mu m$, $h_{EMS}=50\mu m$, $L_{EMS}=200\mu m$.

인더턴스를 임피던스 매칭을 통해 감소시킴으로써 고주파 전송 특성을 향상시키는 역할을 하는 파라미터이다. 이러한 등가 모델에 대한 파라미터는 먼저 본드와이어의 인더턴스를 계산한 후에, 직렬 인더턴스와 함께 해석된 결과의 위상을 비교함으로써 물리적인 커패시턴스

표 1. 추출된 등가 회로 계수

Table 1. Extracted equivalent circuit parameters.




그림 7. 삽입된 금속판을 갖는 접속선 구조에 대한 FEM & 회로 모델 결과 비교 (a)반사손실 (b)삽입손실 (c)삽입손실의 위상특성

Fig. 7. Comparison of FEM and SPICE (Simulation Program with Integrated Circuit Emphasis) model results for the interconnection structure using Embed -ded Metal Sheets (EMS) (a) Return loss; (b) Insertion loss; (c) Phase responses of the insertion loss.


그림 8. (a) 삽입된 금속판 폭(W_{EMS})의 변화에 따른 접속선의 총 커패시턴스 (b) 삽입된 금속판 높이(h_{EMS}) 변화에 따른 접속선의 총 커패시턴스

Fig. 8. (a)Total capacitance of interconnection according to width variation of embedded metal sheet; (b) Total capacitance of interconnection according to height of embedded metal sheet;

를 추출할 수 있다.

표 1은 접속선의 등가회로 계수들을 나타내고 있으며, 그림 7은 삽입된 금속판을 갖는 최적의 본드와이어 연결 구조에 대한 FEM과 회로 모델 결과를 비교한 것이다. 비교 결과 FEM과 회로 모델을 이용한 해석 결과가 잘 일치함을 확인하였고, 특히 회로 모델 결과와 FEM 결과의 위상을 비교함으로써 추출된 회로 모델 계수 값들이 물리적으로 합당한 값들임을 확인하였다.

그림 8은 삽입된 금속판의 폭(W_{EMS})과 높이(h_{EMS}) 변화에 따른 접속선의 총 커패시턴스(C_{total})를 나타낸 것이다. 그림 8(a)는 높이를 50 μm 로 고정하고 금속판의 폭을 변화시키면서 접속선 부분의 총 커패시턴스를 추출한 결과이다. 신호 선폭에 대한 최적의 금속판의 넓이 비는 4.0배이며, 그 이상의 비율에서는 커패시턴스가 점점 포화(saturation)되는 것을 확인할 수 있다. 그




그림 9. 삽입된 금속판을 갖는 세라믹 패키지 금전구조에 대한 해석 결과 및 측정결과 비교 (a) 삽입손실 (b) 반사손실

Fig. 9. Simulation and measurement results of ceramic package feed-through structure using Embedded Metal Sheets (EMS) (a) Insertion loss; (b) Return loss.

그림 8(b)는 금속판의 폭을 0.8mm로 고정하고 금속판의 높이를 변화시키면서 접속선 부분의 총 커패시턴스를 추출한 결과이다. 금속판의 높이가 100μm 까지는 급격하게 커패시턴스가 변화하지만, 100μm 이상에서는 높이에 따른 커패시턴스의 변화가 적은 것을 알 수 있다. 따라서 전체 커패시턴스는 100μm 이하의 금속판의 높이에서 쉽게 조절할 수 있으며, 기생 인덕턴스를 보상하기 위한 유용한 금속판의 높이 한계가 100μm임을 그림 8(b)를 통하여 확인할 수 있다.

3. 측정 결과

그림 9는 삽입된 금속판을 갖는 세라믹 패키지 금전구조에 대한 해석결과 및 측정 결과를 비교한 그림이다. 측정은 벡터 회로망 측정기(VNA)와 Probe Station



그림 10. 제작된 세라믹 패키지
Fig. 10. manufactured ceramic package.

을 사용하였으며 Calibration은 TRL (Through-Reflect-Load) calibration 방법을 사용하였다. 삽입손실의 경우 47GHz까지 0.5dB이내의 특성을 보였으며, 반사손실의 경우는 12dB 이내의 특성을 보였다.

IV. 결 론


본 논문에서는 향상된 정합특성을 갖는 새로운 밀리미터파 세라믹 패키지 금전구조를 제안하였고, 세라믹 패키지의 상용 주파수 대역에서 해석 및 측정을 하였다. 세라믹 패키지 금전선로에서 발생하는 기생 인덕턴스를 최소화하기 위하여 접속선 부근의 기판에 금속판을 삽입하였다. 측정 결과 본 논문에서 제안된 구조는 일반적인 세라믹 패키지 금전 구조와 본드와이어 부분에 일반적인 에폭시 ($\epsilon_r = 4$)를 사용하여 물딩한 구조들보다 우수한 특성을 보였으며 47GHz까지 삽입손실과 반사손실이 각각 0.5dB, 12dB 이내의 특성을 보였다. 따라서 본 논문에서 제안된 세라믹 패키지 금전구조는 소형의 세라믹 패키지 및 MMIC 모듈 개발에 효과적으로 활용될 수 있으리라 기대된다.

참 고 문 현

- [1] I. D. Robertson, MMIC Design, IEEE, London, UK, 1995.
- [2] L. P. B. Katehi, "The role of EM modeling in integrated packaging," IEEE AP-S Dig., pp. 1005-1008, July, 1993.
- [3] Hao-Hui Chen and Shyh-Jong Chung, "Analysis of a Partially Sealed Package for Microstrip-Line Circuits," IEEE Trans. on Microwave Theory and Techniques, vol. 46, No. 2, p.2124-2130, DEC. 1998.
- [4] Deborah S. Wein, "Advanced Ceramic Packaging

- for Microwave and Millimeter Wave Application," IEEE Trans. on Antennas and Propagation, vol. 43, No. 9, pp940-948, SEP. 1995.
- [5] Tsang-Der Ni, James DeMarco, Dana Sturzebecher, and Mike Cummings, "High Frequency Hermetic Packages using LTCC," IEEE MTT-S Digest, Vol. 3, pp. 1627-1630, 1996.
- [6] M. Ito, K. Maruhashi, K. Ikuina, N. Senba, N. Takahashi and K. Ohata, "Low Cost Multi Layer Ceramic Package for Flip-Chip MMIC up to W-Band," IEEE MTT-S Digest, Vol. 1, pp. 57-64, 2000.
- [7] Kenji Kitazawa, Shinichi Koriyama, Hidehiro Minamiue, Mikio Fujii, "77-GHz-Band Surface Mountable Ceramic Package" IEEE Trans. on Microwave Theory and Techniques, vol. 48, No. 9, pp.1488-1491, SEP. 2000.
- [8] Dipak Ceramic Package, Dielectric Laboratories, INC.
- [9] StratEdge Corp.
- [10] T. Krems, W. Haydl, L. Verweyen, M. Schlecht-weg, H. Massler, and J. Ruediger, "Coplanar bond wire interconnection for millimeter-wave applications," The 4th Topical Meeting on Electrical Performance of Electronic Packaging," Portland, OR, pp. 178-180, 1995.
- [11] F. Alimenti, P. Mezzanotte, L. Roselli, R. Sorren-tino, "An Equivalent Circuit for the Double Bon-ding Wire Interconnection," IEEE MTT-S Digest, Anaheim, CA, pp. 633-636, 1999.
- [12] Steve Nelson, Marilyn Youngblood, Jeanne Pavio, "Optimum Microstrip Interconnects," Proc. IEEE MTT-S Digest, Boston, MA, pp. 1071-1074, 1991.
- [13] S.-J. Kim, H.-Y. Lee, "Buried Double Bondwires for Microwave Hermetic Packages," IEEE Elec-tronics Letters, Vol. 33, No. 25, pp. 2130-2132, December 1997
- [14] Thomas P. Budka, "Wide-Bandwidth Millimeter-Wave Bond-Wire Interconnects," IEEE Trans. on Microwave Theory and Techniques, vol. 49, No. 4, pp.715-718, APRIL. 2001.
- [15] Dipak Ceramic Package, "m20011", "m20018", Dielectric Laboratories, INC.
- [16] Ceramic Package, "580286", "580404"StratEdge Corp.
- [17] James Schellenberg, "High-Efficiency, Packaged Ka-Band MMIC Operating at 24 Volts," IEEE MTT-S Digest, Vol. 2, pp. 577-580, 1998.
- [18] T. Satoh, T. Shimura, S. Ichikawa, A. Betti-Berutto, C. Poledrelli, Y. Furukawa, Y. Hasegawa, S. Kuroda and J. Fukaya, "A Compact PA MMIC Module for K-Band High Speed Wireless Systems," IEEE MTT-S Digest, Vol. III, pp. 1333-1336, 2000.
- [19] Scott A. Raby, Andreas C. Cangellaris, "Inter-connect Properties and Multilayer Bandpass Filter Design in LTCC Substrates," IEEE Wire-less Communications Conference, pp. 187-192, 1997.
- [20] L.J. Golonka, K.-J. Wolter, A. Dziedzic, J. Kita, L. Rebenklau, "Embedded Passive Components for MCM," 24th International Spring Seminar on Electronics Technology, pp. 73-77, 2001.
- [21] S. Nelson, M. Youngblood, J. Pavio, B. Larson, R. Kottman, "Optimum microstrip interconnects," Proc. IEEE MTT-s Dig., Boston, MA, pp. 1071-1074, 1991.
- [22] HFSS (High Frequency Structure Simulator), ver 7.0, Ansoft

저자 소개

 김 진 태(학생회원)

2004년 현재 아주대학교 대학원
전자공학부 석사과정 재학
<주관심분야: LTCC 기술을 이용
한 밀리미터파대역 패키지 설계
및 패키징 기법, RF 능동, 수동 소
자 및 모듈 설계, 밀리미터파대역
수동소자의 최적화 기법>

 서 재 융(정회원)


아주대학교 대학원 전자공학과
공학 석사
현재 에이스테크놀로지 연구원
<주관심분야: 초고주파 및 밀리미
터파 대역 패키지 및 HMIC 설
계>

 박 성 대(정회원)


서울대학교 대학원 무기재료
공학과 공학 석사
현재 전자부품연구원 선임연구원
<주관심분야: LTCC를 이용한 밀
리미터파 제조 공정기술, 후막 미
세라인 재료기술 및 RF 모듈 제
조 공정기술>


 강 남 기(정회원)

연세대학교 대학원 금속공학과 공학
박사과정
현재 전자부품연구원 수석 연구원
<주관심분야: LTCC를 이용한 모듈
제조 기술, 광모듈 패키징 공정 기술>

 이 해 영(정회원)

The University of Texas of Austin
공학박사
현재 아주대학교 전자공학부 교수
<주관심분야: 초고속/고밀도 반도체
Package의 설계 및 측정, 초고주파소
자 및 광전자소자의 설계 및 측정, 초소형 안테나 해석
및 설계, 초전도체의 고속 전송 특성 모델링>

 방 현 국(학생회원)

 조 현 민(정회원)