

## New Sustain Electrode Structure for High Luminous Efficiency in AC PDP

朴 且 洙\* · 崔 竣 榮† · 崔 允 暢\*\* · 許 禎 恩\*\*\* · 李 榮 權§ · 朴 正 后§§  
 (Cha-Soo Park · Joon-Young Choi · Yoon-Chang Choi · Jeong-Eun Heo · Young-Kwon Lee ·  
 Chung-Hoo Park)

**Abstract** - One of the most important issues in AC PDP is the improvement of luminous efficiency. One possible method is to develop new sustain electrode shape showing high luminous efficiency. In this study, a new electrode shape as a bridge is proposed in order to solve this problem. The experimental results show that the test panel with the suggested new electrode shape shows high luminance efficiency by 35.35% and low sustain voltage by 17V compared with the conventional structure.

**Key Words** : Plasma Display Panel, Luminous Efficiency, Sustain Electrode Shape, Sustain Voltage

### 1. 서 론

Plasma display panel (PDP)은 기체 방전을 이용한 평판형 표시소자로서 고화질 TV (HDTV)로 가장 각광을 받고 있다. 그러나 성능면에서 아직까지 개선해야 할 문제점들이 많다. 이들 문제점 중에서도 휘도 및 효율의 향상과 제조단가의 저하 그리고 화질개선은 PDP가 안고 있는 가장 중요한 문제들이다 [1].

이들 문제들 중 가장 시급히 해결 되어야 할 필요가 있는 것이 효율의 향상으로 최근 상품화된 PDP의 효율은 1.5 [lm/w] 정도로서 PDP의 경쟁상대인 CRT (Cathode Ray Tube), LCD (Liquid Crystal Display), 등의 디스플레이와 경쟁하기 위해서는 금후 적어도 3 [lm/w]의 효율이 요구되고 있다 [2].

효율 향상의 수단으로는 저전압 구동이 가능한 새로운 sustain 전극구조의 개발 및 동작가스 중 Xe Gas의 분압비를 올리는 방법이 있다. 지금까지 전극구조를 변화시키는 연구로는 T형 전극, Meander형 전극 구조 등이 제안되어 왔으며 이후로는 새로운 전극 구조가 계속 제안 될 것으로 생각된다 [3-4].

한편 동작가스의 조성비 측면에서는 종래 4~5%에서 10~20% 정도로 Xe 분압비를 상승시켜 효율을 향상시키는 방법이

최근의 연구 동향이다. 그러나 Xe 분압비가 증가하면 PDP의 동작 전압이 증가되는 단점이 있다. AC PDP에서 동작 전압이 높아지면 더욱 고가인 희토소자들이 사용되어야 하며, 결국 제조단가가 증가하게 된다. 따라서 높은 Xe 분압비를 사용하기 위해서는 낮은 동작 전압에서 동작이 가능한 효과적인 전극구조가 필요하다 [4-5].

본 연구에서는 높은 Xe 분압비를 사용하기 알맞은 새로운 ITO (Indium Tin Oxide) 전극형상을 제안함으로써 PDP의 효율 향상이 가능하도록 하였으며, 제안한 전극 구조의 전기, 광학적 특성을 기존의 전극 구조와 실험적으로 비교, 검토하였다.

### 2. 실험 방법

그림 1(a)는 기존의 Stripe형 전극구조의 개략도를 나타내고 있으며 그림 1(b)는 높은 Xe 분압비 하에서도 고효율 및 낮은 동작전압을 실현하기 위해 제안된 비대칭 전극구조의 개략도를 나타내고 있다. 그림 1(b)의 제안된 전극 구조에서는 Gap 아래쪽 ITO를 4각형으로 제거하여 방전전류를 제어해서 효율을 향상시키려는 목적으로 적용되었으며 Gap 부분의 들출 부분은 방전개시전압을 저하시키고 방전개시에 의해 생긴 방전 Plasma가 급속히 좌우로 퍼져나갈 수 있도록 Gap을 점진적으로 증가시켰다.

ITO 전극 형상을 최적화하기 위한 중요한 변수는 그림 1(b)에서 전극의 폭 a와 b로 나타내었다. 이 경우 최대, 최소의 전극간격은 최소와 최대 Gap이 공존할 경우 약 2~2.5배 간격 차에서 최적값이 되며 [6-7], 또한 종래 전극 구조에서 간격 60 $\mu$ m의 휘도와 거의 같은 휘도를 나타내는 최소 40 $\mu$ m, 최대 60 $\mu$ m로 고정하였다. 그림 2는 실제 제작한 4인치 실험용 ac PDP를 나타내고 있다. 그림에서와 같이 한 패널 내에 기존의 전극구조와 제안된 전극구조를 같이 제작하여 패널의

\* 正 會 員 : 韓國電力公社 東萊支店 配電部長  
 † 교신저자, 正會員 : 釜山大學 電氣工學科 博士課程  
 E-mail : plasma@dusan.ac.kr  
 \*\* 非 會 員 : LG電子 PDP事業部 研究員  
 \*\*\* 正 會 員 : 釜山大學 電氣工學科 博士課程  
 § 學生會員 : 釜山大學 電氣工學科 碩士課程  
 §§ 正 會 員 : 釜山大學 電氣工學科 教授 · 工博  
 接受日字 : 2004年 7月 3日  
 最終完了 : 2004年 8月 12日

개 특성을 비교하였다.




그림 1. 기존 구조와 제안된 구조의 개략도  
 Fig. 1 Schematic diagram of conventional (a) and suggested structures (b)



그림 2. 4인치 Test용 ac PDP의 사진  
 Fig. 2 Photograph of 4-inch ac PDP for test

표 1은 실제 VGA급 해상도의 42인치 패널과 셀 크기가 동일한 테스트용 4인치 패널의 사양을 나타내고 있다. 이 표에서 알 수 있듯이 변수 a의 변화 범위는 70~110 $\mu\text{m}$ 로 하였고, 변수 b의 변화 범위는 80~120 $\mu\text{m}$ 로 되도록 사각형의 에칭 면적을 변화시켰다.

표 1. 테스트용 패널의 사양  
 Table 1. Specifications of test panels

		Conventional structure	Suggested structure
Front Glass	ITO Gap	60 $\mu\text{m}$	Minimum:40 $\mu\text{m}$ Maximum:100 $\mu\text{m}$
	ITO Width	310 $\mu\text{m}$	a:70-110 $\mu\text{m}$ b:80-120 $\mu\text{m}$
	Dielectric Thickness	38 $\mu\text{m}$	38 $\mu\text{m}$
	MgO Thickness	5000 Å	5000 Å
	Bus Electrode Width	100 $\mu\text{m}$	100 $\mu\text{m}$
Rear Glass	White Back Thickness	20 $\mu\text{m}$	20 $\mu\text{m}$
	Barrier Rib Height	130 $\mu\text{m}$	130 $\mu\text{m}$
	Phosphor Thickness	30 $\mu\text{m}$	30 $\mu\text{m}$
	Address Electrode Width	100 $\mu\text{m}$	100 $\mu\text{m}$
Sub-Pixel Pitch		360 $\mu\text{m}$	
Pixel Pitch		1.08mm	
Working Gas		Ne+Xe(10%), 400torr	

그림 3은 AC PDP의 제작 공정을 나타내고 있다 [8]. 먼저 ITO가 코딩된 상판을 Photolithography법에 의해 필요한 ITO 전극 형상을 구현하고 그 위에 Bus 전극용 Ag paste를 스크린 프린팅에 의해 도포하고 필요한 전극 부분을 Photolithography법에 의해 형성시킨다. 전극이 형성된 상판에는 스크린 프린팅법으로 투명한 유전층을 도포하고 상, 하판 접합 시 접착제 역할을 하는 저용점 sealing paste를 상판 테두리에 도포한다. 마지막으로 상판 위에 MgO 보호막을 E-Beam 증착법에 의해 증착한다.

하판의 제조공정은 상판과 약간 다르다. 먼저 Address 전극을 형성시키고 난 후 가시광이 반사되기 쉽게 흰색 유전층을 도포한다. 각 셀을 구분 지어주는 격벽은 Sandblast 방법으로 형성하고 형광체를 스크린 프린팅법에 의해 도포한다. 본 연구에서는 Green 형광체만 사용하였다.

상, 하판 공정이 끝나면, 상판 공정 시 도포한 저용점 sealing paste를 소성하여 상,하판을 합착한다. 합착한 패널은 MgO 보호층의 활성화를 위해 300 $^{\circ}\text{C}$  고온의 진공 시스템에 연결하여 장시간 Aging한 후, 마지막으로 동작가스는 Ne-Xe(10%)를 주입하고 Tip-off 한다 현재 시중에 나와있는 PDP 제품에 적용되고 있는 Xe의 분압비는 Ne-Xe 혼합가스인 경우, Xe 분압비가 6~8% 정도이다. 10% 이상 Xe의 분압비를 증가시킬 경우 휘도는 증가하지만 방전개시전압이 상승하여 그 결과 회로손실이 증가하므로 종합효율이 저하하게 된다. 따라서 본 연구에서는 Xe 분압비가 6~8% 보다 한 단계 높은 10%를 사용하였다.




그림 3. 테스트 패널의 제조공정 흐름도  
Fig. 3 Flowchart of manufacturing process of test panel

3. 실험 결과 및 고찰


표 2는 기존의 전극구조와 제안된 전극구조의 정마진 특성을 나타내고 있다. 이 표에서  $V_{fmax}$ 는 방전개시전압이 가장 높은 셀의 방전개시전압이고  $V_{fmin}$ 은 방전개시전압이 가장 낮은 셀의 것이다. 그리고  $V_{smax}$ 는 방전이된 모든 셀의 전압을 점차 낮추었을 때 방전유지전압이 가장 높은 셀의 것이며  $V_{smin}$ 은 방전유지전압이 가장 낮은 셀의 것을 나타내고 있다. 테스트 PDP의 모델명은 전극의 폭 a와 b의 넓이를 나타낸다. 예를 들어, 테스트 모델 W9080은 Bus 전극과 연결되는 좁은 폭이  $90\mu m$ 이며, 전극 Gap과 수평으로 되어있는 전극의 폭이  $80\mu m$ 인 전극을 의미한다. 표에서 보는 바와 같이 제안된 전극 구조들은 정마진 특성이 거의 유사함을 알 수 있다. 여기서 정마진 특성이란  $V_{fmin}$ 과  $V_{smax}$ 의 차이를 의미하며, 실제 PDP 구동에서는 정마진 특성에 의해 패널의 안정도가 결정된다. 또한, 제안된 전극구조들은 기존의 전극구조에 비해 1st-ON 점이 약 17V 낮은 것을 알 수 있다. 그 이유는 방전개시전압의 특성이 주로 전극 Gap의 간격에 의존하기 때문이다. 즉, 제안된 전극구조는 기존의 전극구조에 비해 전극 간격이  $20\mu m$  좁기 때문에 방전개시전압이 약 17V 낮아진 것으로 생각된다. 따라서 PDP의 효율을 향상시키기 위해 Xe 분압비를 증가시키더라도 낮은 전압에서 구동이 가능하게 된다.

표 2. 정마진 특성  
Table 2. Static margin characteristics


Model	$V_{fmax}[V]$	$V_{fmin}[V]$	$V_{smax}[V]$	$V_{smin}[V]$	중간전압 [V]
Conventional	235	226	159	134	193
W9080	230	209	158	130	184
W70100	232	210	160	133	185
W90100	229	208	159	132	184
W110100	232	209	158	134	184
W90120	229	211	160	132	186

PDP에서 패널의 방전개시 전압을 낮추기 위해 전극 Gap 간격을 줄이면 방전경로가 줄어들면서 플라즈마 생성 시 이온이나 전자가 전기장을 따라 이동하면서 상대적으로 적은 중성 입자의 여기종을 생성시키기 때문에 진공자외선이 적게 방출되어 휘도가 감소되는 현상이 나타난다. 따라서 본 연구에서는 패널의 방전개시전압을 낮추면서 휘도는 기존의 구조와 동일한 비대칭 구조를 제안하였다.

그림 4는 변수 a, b의 변화에 따른 휘도변화를 나타내고 있다. 그림에서 보는 바와 같이 a가 변하더라도 기존의 전극구조와 거의 동일한 휘도를 나타내고 있다. 그림 4(b)는 폭 b의 변화에 따른 휘도 변화를 나타내고 있다. W9080은 기존의 전극 구조보다 휘도가 약 10.5% 감소되었다. 그 외에는 기존의 전극값과 거의 동일한 값을 나타내었다. 일반적으로 방전 Gap 부분에서 방전이 개시되며 그 후 전자는 양극으로, 이온은 음극으로 진행하면서 ITO 전극면 상으로 방전이 퍼져나가게 된다. 그러나 W9080 경우에는 b 폭이 극히 좁아져 방전확산이 억제되어 휘도가 감소하였기 때문으로 생각된다.



(a) Variable a



(b) Variable b

그림 4. a와 b의 변화에 따른 휘도특성  
Fig. 4 Luminance characteristics for the variable a and b.

그림 5는 전극 구조에 따른 방전 전하량 변화 특성을 나타내고 있다. 그림에서와 같이 제안된 전극 구조들이 기존의 전극 구조에 비해 방전 전하량이 작은 것을 알 수 있다. 즉, 기존의 전극 구조에 비해 W9080 인 경우에는 21.2% 감소되었고, W70100, W90100, W110100 은 각각 19.2%, 12.6%, 10.6% 감소되었다. 마지막으로 W90120 은 8.6% 감소되었다. 기존의 전극 구조에 비해 방전 전하량이 감소하는 이유는 격벽 근처의 ITO 면적을 제거 함으로써 방전 시 격벽으로 확산되는 이온, 전자, 그리고 준안정 기체들의 손실이 적어지며, Bus 전극으로 흐르는 방전 전류의 경로 저항을 크게 함으로써 방전전류가 억제되기 때문이다.




그림 5. 전극구조에 따른 방전 전하량 특성  
Fig. 5 Discharge charge characteristics for a electrode structure

그림 6은 전극 구조에 따른 효율 변화 특성을 나타내고 있다. 제안된 전극 구조들이 기존의 전극 구조들에 비해 대부분 동일한 휘도를 가지지만 낮은 방전 전하량으로 인해 전반적으로 효율이 높은 것을 알 수 있다. W9080 인 경우에는 기존의 전극에 비해 휘도가 낮지만 방전 전하량이 아주 낮기 때문에 효율은 17% 증가했고, W70100, W90100, W110100 은 각각 35.2%, 28.4%, 20.5% 증가하였다. 끝으로 W90120 은 13.6% 증가하였다. 효율은 W70100 구조인 경우가 가장 높게 나타났다. 즉, Bus 전극과 연결되는 다리의 폭이 70μm이며, 전극 Gap과 수평을 이루는 전극의 폭이 100μm인 경우 효율이 가장 높았다.






그림 6 전극구조에 따른 효율 특성  
Fig. 6 Luminous efficiency characteristics for a electrode structure

그림 7은 효율이 가장 좋은 W70100 구조와 기존의 전극 구조에 대한 동마진 특성을 비교한 것이다. 본 실험은 ADS (Address Display Separate) 구동파형을 인가하여 측정하였다 [9-10]. 그림 7(a)는 소거 (Reset 전압)와 방전 (Display 전압)에 대한 상관관계를 나타낸 것으로서, Reset 및 Display 전압을 변화시키면서 방전셀의 소거 및 점등의 영역을 표시한 것이다. 경계부의 안쪽 부분은 셀이 방전되는 부분으로 실제 구동에서 PDP가 안정적으로 동작할 수 있는 전압영역이다. 그림에서 보는 바와 같이 W70100 구조와 기존의 전극 구조가 동작 영역이 거의 동일한 것을 알 수 있다. 그림 7(b)는 기입 (Address 전압)과 방전 (Display 전압)에 대한 상관관계를 나타낸 것이다. 측정 및 검토방법은 그림 6(a)와 동일하며, 기존의 구조와 제안된 구조는 위와 동일하게 동작영역이 거의 같음을 알 수 있다.



(a) Reset & Display



(b) Address & Display

그림 7. 동마진 특성  
Fig. 7 Dynamic margin characteristics

#### 4. 결 론

본 연구에서는 AC PDP의 효율을 향상시키기 위해 ITO 전극구조를 최적화한 새로운 전극 구조를 제안하였다. 새로운 구조는 전극 Gap이 균일한 기존구조와는 다르게 한 개의 방전셀 내부에서 불균일한 전극 Gap을 가지며, Bus 전극과 인접한 부분의 ITO 면적을 제거한 구조이다. ITO 면적을 제거 시 Bus 전극과 연결하는 다리의 폭, a,와 전극 Gap 부분의 전극 폭, b,를 최적화 하여 정마진, 휘도, 효율, 그리고 동마진 특성을 기존의 전극구조와 실험적으로 비교하였다.

그 결과 제안된 전극구조는 기존의 구조에 비해 방전개시 전압이 약 17V 감소되었으며, 휘도는 거의 동일하였다. 하지만 제안된 구조에서 b를 80 $\mu$ m 이하로 할 경우엔 UV가 적게 방출되어 휘도가 10.5% 감소된다. 효율 측면에서는 a와 b가 각각 70, 100 $\mu$ m인 W70100 구조가 가장 높은 효율을 가졌으며 기존의 구조에 비해 35.2% 증가하였다. 또한 등마진은 기존의 구조와 유사한 특성을 가졌다. 실험적인 결과를 통해 W70100 구조가 높은 Xe 분압비의 PDP에서 저전압, 고효율을 성취하기 위해 적합한 구조임을 알 수 있었다.

참 고 문 헌

[1] Cha-Soo Park, Min-Seok Choi, Joon-Young Choi, Dong-Hyun Kim, Ho-Jun Lee, and Chung-Hoo Park, "The Effect of MgO Rate Preparing Conditions and Xe Partial Pressre on the Relative Life time of an AC Plasma Display Panel", KIEE International Transactions on EA, Vol. 3-C, No. 2, pp. 35-42, 2003.

[2] Cha-Soo Park, Joon-Young Coi, Goon-Ho Kim, Joong-Kyun Kim, Dong-Hyun Kim, Ho-Jun Lee, and Chung-Hoo Park, "New Electrode Shape for High Xe-content Gas in AC PDP", Journal of Information Display, Vol. 4, no. 4, pp. 13-18, 2003.

[3] Yoichi Sato, Kimio Amemiya, Nobuhiko Saegusa, and Masataka Uchidoi, "A 50-in. Diagonal Plasma Display Panel with High Luminous Efficiency and High Display Quality", SID 02 DIGEST, pp. 1060-1063, 2002.

[4] J P Boeuf, "Plasma display panels: physics, recent developments and key issues", J. Phys. D: Appl. Phys. 36 (2003) R53-79.

[5] G. Oversluizen, S. de Zwart, T. Dekker, and M. F. Gillies, "The Route Towards a High Efficacy PDP; Influence of Driving Condition, Xe Partial Pressure, and Cell Design", SID 02 DIGEST, pp. 848-851, 2002.

[6] Chung-Hoo Park, Sung Hyun Lee, Dong Hyun Kim, Young-Kee Kim, and Joong-Hong Shin, "A Study on New Type Sustaining Electrode Showing High Luminous Efficiency in AC PDPs", IEEE Trans. Electron Devices, Vol. 48, No. 10, pp. 2255-2259, October, 2001.

[7] C.-H. Park, S.-H. Lee, D.-H. Kim, Y.-K. Kim, and J.-H. Shin, "A Stucy on the New Type Sustaining Electrode Showing High Luminous Efficiency in AC PDPs" IEEE Trans. Electron Devices, vol. 48, No. 10, pp. 2255-2259, Oct. 2001.

[8] 吉倉廣志 "Technology & Materials of Color Plasma Display Panel", CMC Co. Ltd., 1996.

[9] T. shinoda et al., "High level gray scale for AC plasma display panels using address-display period-separated sub-field method", Trans. IEICE, vol. C-2, no.3, pp. 349-355, 1998.

[10] Chung-Hoo Park, Sung-Hyun Lee, Dong-Hyun Kim, Jae-Hwa Ryu, and Ho-Jun Lee, "A New Driving Waveform to Improve Dark Room Contrast Ratio in ac Plasma Display Panel", IEEE Trans. Electron Devices, Vol. 49, No. 7, pp. 1143-1150, July, 2002.

저 자 소 개



박 차 수(朴 且 洙)

1952년 8월 16일 생. 1982년 경남대 전기공학과 졸업. 1993년 부산대 대학원 전기공학과 졸업(석사). 1997~현재 동대학원 전기공학과 박사과정. 1975년~현재 학국 전력공사 부산지사 동래지점 배전부장



최 준 영(崔 竣 榮)

1975년 10월 16일 생. 2001년 부경대 전기공학과 졸업. 2003년 부산대 대학원 전기공학과 졸업(석사). 현재 동 대학원 전기공학과 박사과정



최 윤 창(崔 允 暢)

1977년 3월 4일 생. 2002년 부경대 전기공학과 졸업. 2004년 부산대 대학원 전기공학과 졸업(석사). 현재 LG전자 PDP 사업부 연구원



허 정 은(許 禎 恩)

1973년 6월 25일 생. 1997년 부경대 전자공학과 졸업. 2000년 동 대학원 전자공학과 졸업(석사). 현재 부산대 대학원 전기공학과 박사과정



**이 영 권(李 榮 權)**

1976년 4월 20일 생. 2002년 부산대 전기공학과 졸업. 현재 동 대학원 전기공학과 석사과정



**박 정 후(朴 正 后)**

1945년 4월 8일 생. 1968년 부산대 공대 전기공학과 졸업. 1974년 동 대학원 전기공학과 졸업(석사). 1980~1983년 일본 구주대학 대학원 졸업(공학). 현재 부산대 공대 전자전기정보컴퓨터공학부 교수.