The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

The Design and Implementation of Outer Encoder/Decoder for Terrestrial DMB

지상파 DMB용 Outer 인코더/리코더의 설계 및 구현

  • 원지연 (한밭대학교 정보통신전문대학원 컴퓨터공학과) ;
  • 이재흥 (한밭대학교 정보통신.컴퓨터공학부) ;
  • 김건 (한국전자통신연구원 방송시스템연구부)
  • Published : 2004.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we designed the outer encoder/decoder for the terrestrial DMB that is an advanced digital broadcasting standard, implemented, and verified by using ALTERA FPGA. In the encoder part, it was created the parity bytes (16 bytes) from the input packet (188by1e) of MPEG-2 TS and the encoded data was distributed output by the convolutional interleaver for Preventing burst errors. In the decoder part, It was proposed the algorithm that detects synchronous character suitable to DMB in transmitted data from the encoder. The circuit complexity in RS decoder was reduced by applying a modified Euclid's algorithm. This system has a capability to correct error of the maximum 8 bytes in a packet. After the outer encoder/decoder algorithm was verified by using C language, described in VHDL and implemented in the ALTERA FPGA chips.

본 논문에서는 차세대 디지털 방송규격인 지상파 DM용 Outer 인코더/디코더를 설계하고 ALTERA의 FPGA를 이용하여 구현하고 검증하였다. 인코더 부분에서는 입력되는 MPEG-2 TS 패킷(188바이트)으로부터 비트 시리얼 알고리즘을 이용한 RS(Reed-Solomon) 인코더를 이용해 패리티 바이트(16바이트)를 생성하고 군집에러를 효과적으로 수정하기 위해 콘볼루션 인터리버를 구현해 데이터를 분산 출력 시켰다. 디코더 부분에서는 인코더에서 송신된 데이터에서 DMB에 적합한 동기 바이트 검출하는 알고리즘을 제시하였으며, RS디코더는 수정된 유클리드 알고리즘을 적용하여 회로구성을 간략화 하였다. 본 시스템은 하나의 패킷에서 최대 8바이트의 에러를 수정할 수 있고, C언어를 이용하여 알고리즘을 검증하고 VHDL로 작성하였으며, FPGA 칩 상에서 회로를 검증하였다.

Keywords

References

  1. I. S. Reed, In-Shek Hsu외, 'The VLSI Design of a Reed-Solomon Decoder Using Berlekamp's Bit-Serial Multiplier Algorithm', IEEE Tran.on Computers Vol.33, No.10, pp.906-911, Oct., 1984 https://doi.org/10.1109/TC.1984.1676351
  2. Howard M. Shao, T.K. Trunong, Irving S. Reed외 'A VLSI Design of a Pipeline Reed-Solomon Decoder,' IEEE Tran.on Computers Vol.34, No.5, pp.393-403, May, 1985 https://doi.org/10.1109/TC.1985.1676579
  3. J. L. Massey, 'Shift Register Synthesis and BCH Decoding,' IEEE Tran.on Information Thoery, Vol. IT-15, No.1, pp122-127, Jan., 1969
  4. H. M. Shao and I. S. Reed, 'On the VLSI design of a pipeline Reed-Solomon decoder using systolic arrays,' IEEE Tran.on Compututers, Vol.C-37, No.10, pp.1273-1279, Oct., 1988 https://doi.org/10.1109/12.5988
  5. S. Kwon and H. Shin, 'An area efficient VLSI architecture of a Reed-Solomon decoder/encoder for digital VCR's,' IEEE Trans.on Consumer Electron, pp.1019-1027, Nov., 1997 https://doi.org/10.1109/30.642367
  6. 이만영, 'BCH부호와 REED-Solomon부호', 민음사, 1990
  7. 이만영, 'Error Correction Coding Theory,' McGraw-Hill Publishing Company, 1989
  8. 한국전자통신연구원, '지상파 DMB 시장전망 및 경제적 파급효과', 2003
  9. 한국정보통신기술협회, 'DMB 표준화', TTA Journal 86호, pp.51-58, 2003
  10. 한국정보통신기술협회, '위성 DMB 표준화 및 서비스', TTA Journal 87호, pp.141-148, 2003