

Operation Analysis of Novel UPFC without Series Injection Transformers

白承澤* · 韓炳文**
(Seung-Taek Baek · Byung-Moon Han)

Abstract - This paper proposes a novel UPFC based on H-bridge modules, isolated through single-phase multi-winding transformers. The dynamic performance of proposed system was analyzed by simulation with EMTDC, assuming that the UPFC is connected with the 138-kV transmission line of one-machine-infinite-bus power system. The proposed system can be directly connected to the transmission line without series injection transformers. It has flexibility in expanding the operation voltage by increasing the number of H-bridge modules.

Key Words : UPFC, H-bridge modules, 다중브리지, STATCOM, SSSC

1. 서론

GTO를 이용한 전압원인버터식 FACTS 기기인 UPFC는 전력계통의 조류제어, 과도안정도, 저주파공진감쇠등에 탁월한 효과가 기대되어 선진국에서 많은 연구가 진행되고 있다.[1]

현재 개발된 UPFC의 직류전압은 대략 20kV이고 이것은 전력계통의 동작전압보다 훨씬 낮은 전압이다. 이는 전력용 반도체 기술의 제약때문이다. 실제 적용 가능한 GTO의 최대정격은 약 6000V이다.

UPFC의 직류링크전압을 높이기 위해서 GTO 소자의 직렬운용 기법이 개발되었다. 하지만 GTO 소자의 직렬운용은 대단히 난이하고 직렬운용이 가능한 소자수에도 많은 제약이 따른다. 따라서 전력계통과의 원만한 결합을 위해 강압 변압기를 사용하는 것이 보편적이다.[2]

소자의 직렬운용을 피하고 시스템의 동작전압을 높이기 위해서 다중레벨 인버터가 제안되었다.[3] 그러나 다중레벨 인버터는 출력전압의 형성이 복잡하고 많은 역결합 다이오드를 필요로 한다. 이러한 단점을 보완하고자 Peng은 한 상 당 5개의 단상 폴브리지로 구성된 다중브리지 STATCOM을 제안하고 그 동작과 성능을 축소모형을 통한 실험으로 분석하였다.[4,5] Chained 폴브리지 인버터로 구성된 75MVar STATCOM이 개발되었고, 영국의 National Grid Company에 설치되었다.[6,7] 한 상 당 6개의 단상 폴브리지와 3개의 3레벨 폴브리지로 구성된 두가지 형태의 SSSC를 저자가 제안한 바 있다.[8,9] 이 시스템은 직렬주입변압기 없

이 동작이 가능하고 인버터 모듈의 수를 추가함으로써 동작 전압을 유연하게 확장할 수 있다.

본 논문은 단상 다중변압기로 절연된 단상 폴브리지를 이용한 새로운 UPFC를 제안하고 제안한 시스템의 동특성을 EMTDC 시뮬레이션을 통해서 검증하였다. 제안하는 시스템은 직렬 주입용 변압기 없이 선로에 직접결합이 가능하다.

2. UPFC

UPFC는 그림 1에 나타난 것처럼 두 개의 3-레벨 인버터가 직류링크 캐패시터를 통해서 병렬로 연결된 구조로 되어 있다. 네 개의 모듈로 구성된 3-레벨 인버터가 위상 제어 변압기를 통해서 병렬로 연결되어 있다. 출력전압은 저차 고조파를 제거하기 위해서 다중펄스 형태로 형성이 된다. 각 모듈은 12개의 GTO 스위치로 구성되어 있고 또한 각 스위치들은 반도체 스위치의 낮은 내압으로 인해서 여러개의 GTO 스위치가 직렬로 연결된 구조로 되어 있다. UPFC의 구조는 STATCOM과 SSSC가 직류링크 캐패시터를 공유한 형태로 구성된다. 따라서 UPFC는 선로의 유·무효전력을 직접 제어하는 기능이 있다.

UPFC의 병렬인버터는 두 가지 기능을 가지고 있다. 하나는 직류링크 캐패시터를 통해서 직렬인버터에서 요구되는 유효전력을 공급하는 것이다. 이것은 직렬인버터 출력전압의 변동을 최소화하기 위해서 직류링크전압을 일정하게 유지하는 기능이다. 다른 기능은 무효전류를 제어함으로써 연결점의 전압안정도를 향상시키는 것이다.

직렬인버터의 기능은 임의의 크기와 위상을 갖는 전압을 선로에 주입함으로써 독립적으로 유·무효전력을 제어하는 것이다. 직렬인버터의 주입전압은 전력계통에 대해 주파수는 같고 적절한 크기와 위상각을 가진다. 직렬인버터의 주입전압의 위상각은 인버터의 점화각 α_m 에 의해 결정되는데 $0 < \alpha_m < 2\pi$ 인 범위 내에서 임의로 조정 가능하다. 또한 주입

* 準 會 員 : 明 知 大 工 大 電 氣 工 學 科 博 士 課 程

** 正 會 員 : 明 知 大 工 大 電 氣 工 學 科 教 授 · 工 博

接 受 日 字 : 2003年 9月 22日

最 終 完 了 : 2003年 11月 16日

전압의 크기 V_{pq} 는 DC 링크전압의 크기를 제어하거나 V_{pq} 의 최대치 범위 내에서 직렬인버터의 출력전압의 소호각 ν 를 제어함으로써 조절된다. 계산된 주입전압 V_{pq} 는 직렬로 결합된 변압기에 의해 송전단 전압 V 에 벡터적으로 합쳐져 수전단 전압 $V+V_{pq}$ 를 생성한다.




그림 1 UPFC의 시스템 구성
Fig. 1 System configuration of UPFC

3. 제안하는 UPFC

본 논문은 그림 2에 나타난 것처럼 각 상마다 여러 쌍의 풀브리지 모듈로 구성된 새로운 UPFC를 제안한다. 각 쌍은 직류링크 캐패시터를 통해서 두개의 H-브리지 모듈이 병렬로 연결된 구조로 되어 있다. 병렬측에서 하나의 H-브리지 모듈은 절연을 목적으로 하는 단상 다중권선 변압기를 통해서 직렬로 연결되어 있다. 또한 직렬측의 H-브리지 모듈은 선로에 직접 연결되어 있다.




그림 2 제안하는 새로운 UPFC의 시스템 구성
Fig. 2 Configuration of novel UPFC

제안하는 UPFC는 선로에 사고가 발생시 선로로부터 직렬인버터를 분리하기 위한 바이패스 기능이 있다. 바이패스 기능은 싸이리스터 스위치와 기계적인 차단기의 동작에 의해서 구현이 된다. 선로의 과전류가 싸이리스터 스위치에 의해서 바이패스가 된 후 기계적인 차단기가 동작한다. 하지만 사고전류의 최대치가 직렬인버터 스위치의 최대 전류 용량보다 작을 경우에는 싸이리스터 스위치에 의한 바이패스 기능을 이용하는 것보다 인버터의 제어를 통한 바이패스 기능을 적용할 수 있다. 제안하는 직렬인버터는 교류단에서 단락회로를 만듦으로써 두 가지의 가능한 바이패스 기능을 갖는다. 그 첫 번째는 직렬인버터의 상단 스위치 두 개를


동시에 턴온하는 것이고, 다른 하나는 직렬인버터의 하단 스위치 두 개를 동시에 턴온하는 것이다.

제안하는 UPFC의 인버터 구조와 스위칭 방식을 그림 3에 나타내었다. 시뮬레이션과 실험을 목적으로 그림 3(a)와 3(b)에 나타낸 것처럼 병렬과 직렬측을 각각 한 상당 세 개의 단상 H-브리지 인버터 모듈로 구성하였다. 그림 3(c)와 표 1은 다중브리지 인버터의 정확한 동작을 위해서 각각의 단상 풀브리지 인버터의 스위치가 어떠한 방식으로 동작을 해야 하는지를 보여준다. 그림 3(c)의 오른쪽 그림과 같은 출력을 발생하기 위한 인버터 스위치 S1~S4의 동작은 출력전압의 크기가 V_{dc} , 0, $-V_{dc}$ 인 경우로 나누어서 설명할 수 있으며 각각의 상태에 대한 스위치 동작을 표 1에 나타내었다.


표 1 다중브리지 인버터의 스위칭 방식

Table 1 Switching pattern of multi-bridge inverter


$V1A$	Switching State	Mode
V_{dc}	S1,S4:on and S2,S3:off	M1
0	1) S1,S3:on and S2,S4:off 2) S2,S4:on and S1,S3:off	M2 M3
$-V_{dc}$	S2,S3:on and S1,S4:off	M4



(a) 병렬측 인버터



(b) 직렬측 인버터




(c) 스위칭 방식


그림 3 인버터 구조 및 스위칭 방식

Fig. 3 Inverter structure and switching pattern


그림 4는 다중브리지 인버터의 PWM 동작시 게이트 펄스 생성 원리를 나타낸 것이다. 그림 4(a)는 그림 3(b)의 INV1 인버터의 게이트 펄스를 생성하기 위한 캐리어와 기준신호를 보여준다. 캐리어 T1과 T2의 주파수는 360[Hz]이며, 서로 180°의 위상차로 생성이 된다. 또한 나머지 두개의 인버터 게이트 펄스를 생성하기 위한 캐리어는 각각 120°의 위상차를 가지고 있다. 그림 4(b)는 기준신호와 캐리어 신호를 이용하여 게이트 펄스를 생성하는 방법을 보여주고 있다. 캐리어 T1과 T2는 인버터 모듈의 게이트 펄스를 생성하기 위한 입력으로 사용된다. 그림 4(c)는 스위치 S1, S2, S3, S4에 공급되는 네 개의 게이트 펄스와 인버터 모듈 INV1의 출력전압, 기준신호 V_{ref}를 나타내고 있다. 이 그림은 스위치 S1~S4의 스위칭 방식이 표 1의 스위칭 상태를 만족하면서 동작하고 있음을 보여주고 있다. 인버터 모듈 INV2의 게이트 펄스는 동일한 과정을 통해서 생성이 된다.



(a) 캐리어(T1, T2)와 기준신호(Vref)



(b) Gate 펄스 생성 방법




(c) 게이트 신호 및 출력전압


그림 4 게이트 펄스 생성

Fig. 4 Principle of gate pulse generation


그림 5는 한 상의 출력전압 형성과 고조파 분석 결과를 나타낸 것이다. 그림 5(a)는 다중브리지 인버터의 각 출력전압 V1, V2, V3 및 최종적으로 선로에 주입하는 전압 VA를 나타내고 있다. 앞서 설명한 것처럼 그림 4(a)에 나타낸 캐리어는 출력전압 V1을 형성하기 위한 게이트 펄스를 생성하는데 사용이 된다. 또한 서로 120°의 위상차를 가지는 두쌍의 캐리어는 출력전압 V2와 V3를 형성하기 위한 게이트 펄스를 생성하는데 사용이 된다. 즉, 세 쌍의 캐리어들은 서로 120°의 위상차를 가지고 있다. 각각의 캐리어 주파수가 360[Hz]이고 총 6개의 캐리어가 존재하므로 약 3[kHz]의 스위칭 효과가 나타난다. 그러므로 인버터 모듈의 수가 N개라면 출력전압은 N*360[Hz]의 스위칭 효과를 가질 수 있다. 그림 5(b)는 한 개의 인버터 모듈 출력전압과 세 개의 인버터가 직렬로 연결된 출력전압의 스펙트럼 분석 결과를 나타낸 것이다. 한 개의 인버터 모듈 출력전압에 많은 수의 고조파들이 포함되어 있지만 세 개의 인버터가 직렬로 연결된 출력전압에는 고조파가 적게 포함되어 있다. 그림 5(c)는 인버터 모듈 수에 따른 출력전압의 THD 분석을 나타낸 것이다. 출력전압의 THD는 인버터 모듈 수가 증가하면 감소되는 것을 알 수가 있다. 동일한 수의 인버터 모듈에서 변조비(MI)가 0.4보다 작아질 경우 비교적 THD가 커짐을 확인할 수 있다. 따라서, 변조비의 동작영역은 0.5~1.0 사이가 적정하다.



(a) 인버터 출력전압



(b) V1과 VA의 스펙트럼 분석



(c) 출력전압의 THD (+:N=3, x:N=6, ∇:N=12)

그림 5 인버터 출력전압과 고조파 분석

Fig. 5 Output voltage build-up and harmonic analysis

제안하는 UPFC는 각 상당 세 개의 직류링크 캐패시터를 가지고 있다. 각 캐패시터는 H-브리지 모듈을 통해서 서로 절연이 되어있기 때문에 불평형 전압이 발생한다. 불균등한 캐패시터의 누설전류, 인버터의 데드 타임, 과도와 외란시의 비대칭 동작 등과 같은 다양한 원인에 의해 직류링크 캐패시터 전압이 불균등하게 되고 이에 따라 출력 전압에 높은 수준의 고조파가 함유된다. 따라서 직류링크 캐패시터 전압을 균등하게 유지함으로써 인버터 출력전압의 고조파 레벨을 감소시킬 수 있다.




그림 6 직류전압 불평형 제어기

Fig. 6 DC voltage unbalance controller

그림 6은 직류 캐패시터의 전압불평형 제어기의 구조를 나타낸 것이다. 또한 각 상이 서로 캐패시터를 공유하고 있지 않기 때문에 각 상 분리 제어를 수행한다. 제어기의 동작은 병렬인버터가 연결되어 있는 모선단의 전압을 측정하여 Phase-Locked Loop를 거쳐 선로 전압에 동기된 θ 를 받

생하고 이 θ 는 각 상에 맞게 재조정된다. 한 상의 직류 캐패시터 전압을 측정하여 그 값을 3으로 나누어 평균값을 구한다. 평균값은 각 직류 캐패시터의 전압과 비교되고 PI제어기를 거친 후 위상각 보정 Δa 가 구해진다. 위상각 보정 Δa 는 병렬인버터 제어기의 출력값인 a 와 더해지고 사인 발생기를 통해 기준신호 Ref1, Ref2, Ref3를 생성한다. 다른 상의 직류 캐패시터 불평형 제어기도 동일한 과정을 반복 수행한다.

4. EMTDC 시뮬레이션

다중브리지 인버터로 구성된 UPFC의 동작을 검증하기 위해서 EMTDC로 시뮬레이션을 실시하였다. 전체 시스템의 시뮬레이션 모델을 그림 2에 나타내었다. 전력계통은 1기 무한모선으로 모델링 하였고 선로 인덕턴스는 집중 선로정수로 모델링 하였다. 시뮬레이션에서 사용된 회로정수를 표 2에 나타내었다.

표 2 시뮬레이션 회로 정수


Table 2 Simulation parameter

Base 전압	112.676[kV]
Base 전류	946[A]
송·수전단 전압	138[kV]
위상각	20°
선로 임피던스 1	1.0053[Ω]
	19.73[mH]
선로 임피던스 2	3.0159[Ω]
	59.19[mH]
직류 캐패시터	1000[μF]
변압기 누설 리액턴스	0.12[p.u.]


그림 7은 시뮬레이션에서 사용된 UPFC 제어기의 구조를 보여주고 있다. 그림 7(a)와 7(b)는 자동조류제어를 수행하는 직렬인버터와 병렬인버터의 제어기를 나타낸 것이다. 정상상태시 직류 신호로 나타나는 제어양을 이용하여 선로전류를 조절하는 벡터제어로 자동조류제어를 수행한다. 기준 유·무효전력 성분인 i_q^* 와 i_d^* 는 요구되는 유·무효전력인 P_{Ref} 와 Q_{Ref} 로 결정이 된다. 이 기준 성분은 측정된 선로전류의 i_p 와 i_q 성분과 비교되고 직렬인버터 출력전압의 크기와 위상각을 결정하는 V_{α} 와 ρ 를 생성한다. 병렬인버터의 제어기에서 출력전압의 크기는 직류전압의 크기에 의존하고 출력전압의 위상각만을 제어한다. 제어기의 외부제어루프는 선로측 모선단 전압을 조절하고 또한 직류전압을 제어한다. 요구되는 무효분을 보상하는데 필요한 값으로 직류전압이 형성될 때까지 외부제어기는 선로측 모선단 전압에 대해서 인버터 출력전압의 위상각 α 를 가변한다.

시뮬레이션에서 고려된 시나리오를 표 3에 나타내었다. 총 시뮬레이션 진행시간은 5.5초로 설정하였다. 유효전력 P의 기준값은 초기에 250[MW]로 설정하였고, 표 3에 나타낸 것처럼 1.5초, 2.5초, 3.5초에 기준값을 변경하였다. 무효전력

Q의 기준값은 초기에 0[MVar]로 설정하였고, 표 3에 나타난 것처럼 2.5초, 3.5초, 4.5초에 기준값을 변경하였다. 유효전력과 무효전력의 기준값인 P_{ref} 와 Q_{ref} 를 스텝 변화시킴으로써 제안하는 UPFC의 동특성을 확인하였다.



(a) 직렬인버터 제어기



(b) 병렬인버터 제어기

그림 7 UPFC 제어기

Fig. 7 Block diagram of UPFC control


표 3 시뮬레이션 시나리오(정상상태시)

Table 3 Simulation Scenario


시간(초)	0~1.5	1.5~2.5	2.5~3.5	3.5~4.5	4.5~5.5
$V_{ref}[p.u.]$	1.0	1.0	1.0	1.0	1.0
$P_{ref}[MW]$	250	350	450	450	450
$Q_{ref}[MVar]$	0	0	50	100	150

그림 8은 제안하는 UPFC 시스템의 동특성을 분석하기 위해서 EMTDC로 시뮬레이션 한 결과를 나타낸 것이다. 그림 8(a)와 8(b)는 스텝으로 변하는 유·무효전력 기준값 P_{ref} 와 Q_{ref} 에 대해서 UPFC의 추종성능 보여주고 있다. 직렬인버터가 송전선로에 적절한 전압을 주입함으로써 유·무효전력 기준값 P_{ref} 와 Q_{ref} 에 따라 선로의 유·무효전력 P와 Q를 제어하고 있음을 알 수 있다. 그림 8(c)는 병렬인버터가 STATCOM 동작을 함으로써 모선단 전압을 일정하게 유지시키고 있음을 나타낸 것이다. 그림 8(d)는 UPFC의 A상 직류 캐패시터 전압을 보여주고 있다. PWM 스위칭으로 인해서 전압편차가 발생하였지만 각 캐패시터 전압이 균일함을 알 수가 있다. 그림 8(e)는 병렬인버터의 출력전압을


나타낸 것이다. 병렬인버터는 각 인버터 모듈이 결합변압기로 연결되어 있기 때문에 출력전압의 파형이 그림 8(h)에 보여진 직렬인버터의 출력전압 파형보다 고조파 함유율이 더 낮음을 알 수 있다. 직렬인버터의 출력단에 LC필터를 추가한다면 출력파형에 함유된 고조파는 제거될 수 있다. 그림 8(f)는 직류전압 V_{dc1} , V_{dc2} , V_{dc3} 와 평균 직류전압 V_{dc}^* 의 변화를 나타낸 것이다. 각 직류 캐패시터 전압은 초기에 평형상태라고 가정하였고 임의로 1.4초에 직류전압의 불평형을 만들었다. 그림 6에 나타낸 직류전압 불평형 제어기가 1.8초에 동작하고 그 결과 직류전압이 평형이 되었음을 알 수가 있다. 그림 8(g)는 그림 6의 직류전압 불평형 제어기의 최종 출력값인 기준신호 Ref1, Ref2, Ref3의 파형을 나타낸 것이다. 다른 직류전압에 비해 직류전압 V_{dc2} 의 불평형이 더 크기 때문에 보정 위상각 $\Delta\alpha_2$ 가 크게 나타난다. 따라서 그림에서 알 수 있듯이 직류전압이 불평형 상태에서 평형상태를 이루게 되면 기준신호 Ref1, Ref2, Ref3의 위상은 거의 동상이 된다.




(a) 요구되는 유효전력(P_{ref})와 선로 유효전력(P)




(b) 요구되는 무효전력(Q_{ref})와 선로 무효전력(Q)




(c) 기준 모선단 전압(V_{ref})과 실제 모선단 전압(V_{ou})




(d) A상의 직류 캐패시터 전압



(e) 병렬인버터 출력전압



(f) 직류링크 캐패시터 전압



(g) 직류전압 불평형제어기의 기준신호

그림 8 UPFC 시뮬레이션 결과(정상상태시)
Fig. 8 Simulation results for normal operation

5. 고장시 UPFC 특성 해석

선로 사고시 제안하는 UPFC의 보호회로 동작을 확인하기 위해서 그림 9에 나타난 단선도와 같이 시뮬레이션을 실

시하였다. UPFC가 설치된 앞단의 선로에서 3상 지락사고가 발생하였을 경우를 가정하였고 이때 선로의 P와 Q의 측정점은 그림에서 볼 수 있듯이 UPFC가 설치된 바로 전 지점에서 측정하였다. 송전선로에서 사고가 발생하였을 때 제안하는 UPFC는 그림 10에 나타난 보호회로 동작으로 인해서 사고전류로부터 병렬과 직렬측 인버터를 보호한다. 과전류 검출기는 과전류를 검출하고 보호신호를 발생시키고, 이 신호는 직렬인버터의 제어를 정상상태 제어에서 과도상태 제어로 전환시키는 역할을 한다. 처음에 과전류를 바이패스시키기 위해서 모든 풀브리지의 상단 스위치를 동시에 턴온시키고 난 후에 기계적인 차단기를 닫는다. 선로전압 검출기는 사고로 인해서 발생할 수 있는 선로의 저전압을 검출하고 병렬인버터의 게이트 펄스를 차단하기 위해서 보호신호를 발생시킨다. 선로의 사고가 제거되고 병렬인버터가 정상적으로 동작하면 기계적인 차단기를 수동으로 열어서 직렬인버터를 동작시킨다. 이 때 직렬인버터는 사고전에 자동조류제어모드로 동작하던 제어기의 유·무효전력의 기준치를 감지하고 있었기 때문에 사고 제거 후 이 기준값으로 정상 복귀하는 동작을 수행한다.




그림 9 선로 사고시 UPFC 단선도
Fig. 9 System configuration of UPFC for single-line fault




그림 10 제안하는 UPFC의 보호회로 동작 순서도
Fig. 10 Protection scheme for the proposed UPFC

선로에 3상지락 사고가 발생하였을 때 UPFC의 보호제어기가 정상적으로 동작하는 것을 확인하기 위해서 표 4의 시뮬레이션 시나리오로 시뮬레이션을 실시하였다. 시간 0~0.6


초 동안 병렬인버터는 무효전류 제어모드(I_q 모드)를 수행하고 직렬인버터는 전압주입모드(V_{pq} 모드)로 동작한다. 시간 0~0.6초 동안 병렬인버터는 자동전압제어모드(V_{ref} 모드)로 동작하고, 직렬인버터는 자동조류제어모드(P, Q 모드)로 동작한다. 1.2초에 사고가 발생하고 1.3초에 사고가 제거된 후 1.45초에 직렬인버터를 다시 선로에 투입한다.

표 4 시뮬레이션 시나리오(선로 사고시)


Table 4 Simulation scenario

Time(sec)	0~0.6	0.6~1.2	1.2~1.3	1.45~2
병렬측 제어	I_q 모드 0 p.u.	V_{ref} 모드 1.0 p.u.	선로사고 발생 및 사고 제거	직렬인버터 재투입
직렬측 제어	V_{pq} 모드 $V_d=V_q=0$	P, Q 모드 $P_{ref}=200MW$ $Q_{ref}=40MVAr$		


그림 11은 선로에 사고 발생하였을 때의 시뮬레이션 결과를 나타낸 것이다. 그림 11(a)는 선로 전류의 변화를 나타낸 것이다. 선로에 사고가 발생하였을 때 선로전류가 2.4kA까지 상승하는 것을 볼 수가 있다. 그림 11(b)는 UPFC가 동작할 시 선로의 유·무효전력 변화를 나타낸 것이다. 그림에서 알 수 있듯이 사고로 인해서 과도상태가 발생하지만 UPFC는 그림 9의 보호회로 동작으로 인해서 영향을 받지 않음을 확인할 수 있다. 그림 11(c)는 A상을 구성하고 있는 세 개의 풀브리지 인버터중 인버터 하나의 직류캐패시터 전압을 나타낸 것이다. 약간의 과도상태가 나타나기는 하지만 UPFC의 보호회로 동작으로 인해서 전압이 안정적인 값으로 제한되고 있음을 알 수가 있다.



(a) 선로전류(rms 값)



(b) UPFC 전단의 선로 유효전력(P)와 무효전력(Q)



(c) A상의 직류 캐패시터 전압

그림 11 UPFC 시뮬레이션 결과(선로 사고시)

Fig. 11 Simulation results for fault and restart operation

6. 시스템 구현

실 시스템의 개발에 있어서 시스템 구현의 목적은 상업용으로 이용가능한 소자들로 구성하는 것이다. 현재 상업용으로 이용가능한 고전력 GTO인 미츠비시사의 FG6000AU-120D가 H-브리지의 인버터 소자로 고려되고 있다. 이 소자의 정격전압은 6kV(직류전압은 4.8kV)이고 정격전류는 6kA(평균정격전류 1.5kA)이다. 소자의 안정성을 고려하였을 때 시스템 설계시 적용 가능한 소자의 정격은 4kV의 직류 정격전압과 1.25kA의 평균정격전류로 산정할 수 있다.

제한하는 UPFC의 공칭전압이 138kV이고 인버터 용량이 150MVA라고 가정하고 각 상에 필요한 H-브리지가 6쌍이라고 하자. 직렬측의 최대 주입전압이 동작전압(상전압 40kV)의 50%라고 가정한다. 단상 다중권선 변압기의 1차측과 2차측의 권선비는 24:1이다. 각 H-브리지 인버터가 담당하는 RMS 전압은 3.33kV이다. 두 개의 GTO가 안정적으로 견딜 수 있는 직류정격전압이 4kV이므로 각 H-브리지는 충분히 3.33kV의 전압을 견딜 수가 있다.

그림 12는 간단한 전력계통을 포함한 제한하는 UPFC의 개념도를 나타내고 있다. 제안하는 UPFC는 각 상당 12쌍의 H-브리지 모듈로 구성되어 있다. H-브리지가 총 36쌍으로 이루어져 있고 각 쌍은 8개의 GTO로 구성되어 있다. 따라서 제안하는 UPFC에 사용되는 GTO의 수는 288개이다.




그림 12 실시시스템 구현의 개념도

Fig. 12 Conceptual diagram for system realization

7. 결 론

본 논문은 단상 풀브리지 인버터가 직렬로 연결된 캐스케이드(cascade) 멀티레벨 구조를 이용한 새로운 UPFC 시스템을 제안하였다. 제안하는 시스템의 동적 성능을 EMTDC 시뮬레이션으로 분석하였고 시뮬레이션 모델은 UPFC가 1기 무한모선 전력계통인 138kV 송전선로에 연결되어 있는 것으로 가정하였다. 제안하는 시스템은 직렬 주입변압기 없이 선로에 직접 연결이 가능하다. 또한 인버터의 브리지 수를 증가시킴으로써 유연하게 동작전압을 높일 수 있다.

본 논문의 잇점은 직렬 주입변압기가 없는 새로운 UPFC의 구조를 제안하는 것이다. UPFC에 있어서 직렬주입변압기는 매우 중요한 요소로 간주된다. 왜냐하면 직렬주입변압기는 낮은 포화영향과 누설 임피던스를 갖도록 설계를 해야 하기 때문이다. 본 논문에서 개발한 시뮬레이션 모델은 향후 실 시스템의 설계시 중요한 자료로 사용될 수 있으리라 사료된다.

감사의 글

본 연구는 2003년도 한국전력공사의 전력산업연구개발사업 위탁기술개발 과제 "Transformerless FACTS기기의 축소모형 개발에 관한 연구" 지원에 의하여 이루어진 연구의 일부로서, 관계부처에 감사드립니다.

참 고 문 헌

[1] C. D. Schauder, L. Gyugyi, M. R. Lund, D. M. Hamai, T. R. Rietman, D. R. Torgerson, A. Edris, "Operation of the Unified Power Flow Controller (UPFC) under Practical Constraints," IEEE Trans. on Power Delivery, Vol. 13, No. 2, pp.630-639, April 1998.

[2] Renz, B. A., Gyugyi, L., "AEP Unified Power Flow Controller Performance," IEEE Trans. on Power Delivery, Vol. 14, No. 4, pp.1374-1381, October 1999.

[3] Yiqiang Chen, Mwinyiwiwa, B, Z. Wolanski, Boon-Teck Ooi, "Regulating and Equalizing DC Capacitance Voltages in Multilevel STATCOM," IEEE Trans. on Power Delivery, Vol 12, No.2, pp.901-907, April 1997.

[4] F. Z. Peng, J. S. Lai, "A Multilevel Voltage-Source Inverter with Separate DC Sources for Static Var Generation," IEEE/IAS Annual Meeting. pp. 2541-2548, Orlando, FL, Oct. 8-12, 1995.

[5] F .Z. Peng, J. S. Lai, "Dynamic performance and control of a static var compensator using cascade multilevel inverter," IEEE/IAS Annual Meeting. pp.1009-1015, San Diego, CA, Oct. 6-10, 1996.

[6] J. D. Ainsworth, M. Davies, P. J. Fitz, K. E. Owen, D. R. Trainer, "Static Var compensator(STATCOM) based on single-phase chain circuit converters," IEE Proc.-Gener. Transm. Distrib., Vol. 145, No. 4, pp.381-386, July 1998.

[7] D. J. Hanson, C. Horwill, B. D. Gemmell, D. R. Monkhouse, "A STATCOM-Based Relocatable SVC Project in the UK for National Grid," IEEE/PES Winter Meeting, pp.532-537, Vol. 1, 2002.

[8] G. Joos, X. Huang, B. Ooi, "Direct-Coupled Multilevel Cascaded Series Var Compensator," IEEE Trans. on Industry Application, Vol. 34, No. 5, pp.1156-1163, September/October 1998.

[9] B. Han, S. Baek, H. Kim, G. Karady, "Dynamic Characteristic Analysis of SSSC Based on Multibrige Inverter," IEEE Trans. on Power Delivery, Vol. 17, No. 2, pp.623-629, April 2002.

저 자 소 개



백 승택 (白承澤)

1971년 11월 24일생. 1997년 명지대학교 전기공학과 졸업. 1999년 동 대학원 전기공학과 졸업(석사). 1999년~현재 동 대학원 전기공학과 박사과정
Tel : 031-335-6563, Fax : 031-321-0271
E-mail : inverter@mju.ac.kr



한 병문 (韓炳文)

1953년 7월 5일생. 1976년 서울대 전기공학과 졸업. 1988년 미 아리조나주립대 대학원 전기공학과 졸업(석사). 1992년 동 대학원 전기공학과 졸업(공학박). 미 Westinghouse 중앙연구소 선임연구원. 현재 명지대 전기공학과 교수
Tel : 031-330-6366, Fax : 031-321-0271
E-mail : erichan@mju.ac.kr