

논문 16-10-2

열처리 방법에 따른 이종절연층 실리콘 기판쌍의 직접접합

Direct Bonding of Heterogeneous Insulator Silicon Pairs using Various Annealing Method

송오성*, 이기영
(Ohsung Song* and Kiyung Lee)

Abstract

We prepared SOI(silicon-on-insulator) wafer pairs of Si || SiO₂/Si₃N₄ || Si using wafer direct bonding with an electric furnace annealing(EFA), a fast linear annealing(FLA), and a rapid thermal annealing(RTA), respectively, by varying the annealing temperatures at a given annealing process. We measured the bonding area and the bonding strength with processes. EFA and FLA showed almost identical bonding area and theoretical bonding strength at the elevated temperature. RTA was not bonded at all due to warpage. We report that FLA process was superior to other annealing processes in aspects of surface temperature, annealing time, and bonding strength.

Key Words : Direct bonding, Annealing, SOI, FLA, Wafer pairs

1. 서 론

SOI(Silicon-on-insulator)기판은 MOSFET(Metal of silicon field effect transistor)소자 하부의 누설 전류를 적극적으로 차단하여 게이트 하부의 전류를 크게하여 디바이스 속도를 30 %정도 향상시키는 것이 가능하므로 기존 반도체 기판을 대신하여 수요가 커지고 있다[1].

또한 정보·통신 및 광학용 MEMS(Micro electro mechanical systems)소자 개발에 있어서, 서로 다른 이종재료의 접촉에 의한 SOI 기판의 용도는 점점 증가하고 있다. 여러 중간층의 물성과 실리콘 기판 자체의 도핑 안정성을 고려할 때 기존의 SIMOX (Separation by implantation of oxygen)[2], Anodic bonding등의 방법[3]은 각각 중간층과 실

리콘 기판자체의 물성을 변화시킬 수 있어, 여러 SOI기판의 제조방법 중 현재로서는 직접 접합법이 가장 상업적으로 유망하다.

동종재료인 Si || Si, SiO₂ || SiO₂[4], 등의 직접접합은 성공적으로 가능하다고 보고된 바 있으나, 상대적으로 이종재료간의 직접접합 연구는 아직 많이 진행되고 있지 않다. MEMS 공정을 사용하여 제작되는 마이크로 캠밸레버[5]나 마이크로 펌프[6]등의 기본재료로서 Si/SiO₂ || Si₃N₄/Si 구조의 이종 기판쌍의 제작이 필요하다.

직접 접합법은 1986년에 Shimbo 그룹[7]과 Lasky 그룹[8]에 의해 독립적으로 발명된 방법으로, 처음에는 기판쌍의 경면을 깨끗이 세척하고 물리적으로 가깝게 하여 반데르발스 결합이나 수소 결합으로 가접시킨 후 적절한 열에너지를 주어 접합강도를 향상시키는 방법이다. 실리콘 동종기판쌍의 경우 1100 °C 이상의 고온에서 충분한 접합이 진행되는 것으로 알려져 있다[4,9].

초기의 실리콘간의 접합이 성공적으로 수행된 후, 발전을 거듭한 후 오늘날 동종재료는 물론이고 표면 원자배열이 완전히 다른 이종재료의 접합에

* : 서울시립대학교 신소재공학과

(서울시 동대문구 전농동90 130-743,
Fax : 02 2215-5863

Corresponding Author : songos@uoscc.uos.ac.kr
2003년 2월 11일 접수, 2003년 3월 19일 1차 심사완료,
2003년 4월 25일 2차 심사완료, 2003년 5월 13일 최종 심사완료

까지 적용 분야가 확대되고 있다. 특히 수소 취성(Hydrogen Embrittlement) 현상을 이용하여 기판으로부터 얇은 박막을 떼어내는 Smart-cut[10] 방법이 개발된 이후 직접 접합법은 그 적용분야가 더욱 확대되고 있는 실정이다.

직접 접합법 공정 중 주요 공정의 하나인 열처리 방법은 현재 여러 가지 방법이 개발되어 사용되고 있다. 로 열처리는 이미 널리 알려진 열처리 방법으로 특히, 반도체 공정에서 산화막 증착 및 확산 공정 등에 양산화 장비로 채용되어 활용되고 있다[11]. 로 열처리는 밀폐된 공간에서 기판 전체를 고온으로 균일하게 가열하는 방법이며 열 구배에 의한 기판 변화가 적은 장점이 있지만, 전열선을 이용한 열처리이기 때문에 승온 및 냉온 등에 소요되는 시간이 길고, 전력 소모가 큰 단점이 있다.

선형 가열기는 1개의 할로겐 램프를 포물 반사경을 이용하여 목적하는 기판의 표면에 선형적으로 접속하고 전체면적을 주사하는 변형된 급속 가열기(rapid thermal annealing)로서, 3분정도 이내에 접합 공정 완료가 가능하면서도 기존 급속 가열기에 비해 램프 수가 적고 주사시의 온도 구배에 따라 접합계면에서의 기상 불순물을 효과적으로 제거할 수 있는 장점이 있다고 보고 된 바 있다[12,13].

급속 가열기는 계면의 가속 확산을 이용하여 짧은 시간 안에 접합강도를 효과적으로 시행할 수 있는 방법이지만 이종재료의 절연막인 경우에는 아직 많은 연구가 진행되고 있지 않다.

전술한 여러 가지 열처리 공정을 거친 최종 기판상의 접합강도를 미시적으로 정량화하기 위한 방법으로는 파괴적인 방법이 쓰이고 있다. 가장 보편적인 파괴적인 방법은 Maszara[14]가 보고한 면도칼 삽입법이다. 면도칼 삽입법은 면도칼을 기판상의 계면부에 밀어넣고 크레이 토퍼는 길이를 IR(infra-red) 카메라로 측정하여 이때의 접합 계면 에너지를 간접적으로 추정하는 방법이다. 그러나 실험오차가 크고 IR에 의한 결합부의 해상도가 수 μm 정도이므로 이보다 작은 결합을 확인하는 단점이 있다. 이러한 문제를 해결하기 위한 방법으로 두 접점사이에 균일한 스트레인을 가할 수 있는 사접굽힘 시험법[15]도 효과적이라고 보고 되고 있다.

이러한 배경에서 본 연구에서는 직접 접합법을 이용하여 기존의 로 열처리 (electric furnace annealing: EFA), 낮은 표면온도에서 접합이 가능

한 선형 가열기(fast linear annealing: FLA), 그리고 급속 가열기(rapid thermal annealing: RTA)를 활용하여 고품질의 $\text{SiO}_2 \parallel \text{Si}_3\text{N}_4$ 이종 절연층을 가진 실리콘 기판 쌍의 제작 가능성을 확인하였다. 또한, 직접 접합 SOI 기판상의 접합성능을 측정하기 위하여 면도칼 삽입법과 접합된 두 접점사이에 균일한 스트레인을 가할 수 있는 사접굽힘 시험법을 시도하여 보았다.

2. 실험 방법

직경 10 cm의 p-type Si(100)기판의 전면에 열산화 2000 Å - SiO_2 와 LPCVD 560 Å - Si_3N_4 를 성막하였다. 완성된 SiO_2/Si , $\text{Si}_3\text{N}_4/\text{Si}$ 기판은 각각 sulfuric peroxide mixture(SPM)용액과 10 %HF를 사용하여 세척하고 모두 초순수로 2차 세척한 후 스픬 쟁조기로 전조시켜 SiO_2 표면은 OH의 친수성으로 Si_3N_4 표면은 H^+ 로 활성화되어 소수성을 가지도록 처리하였다.

전처리 세정 공정이 끝나면 전조 후 즉시 30분 내에 실온의 class 100 청정실에서 SiO_2 , Si_3N_4 경면층을 서로 마주보게 하고 가접시킨 후, IR 분석기로 내부 기포가 없는 90 % 이상 접합율로 가접된 기판쌍만을 확인하여 후속 열처리 공정을 진행하였다.

이후의 공정은 통상의 전기로, 선형 가열기, 급속 가열기의 3가지 방법으로 나누어 처리하였다. 박스형 전기로를 이용하는 전기로 열처리는 5 °C /min의 승온(ramp up)조건에서 각각 400, 600, 800, 1000, 1200 °C에서 2시간씩 유지한 후 -5 °C /min로 감온 시켜 전기로 열처리에 의해서 SiO_2 와 Si_3N_4 의 계면사이에서 계면확산이 일어나 직접접합이 완료되도록 하였다.

선형 가열기를 이용하는 열처리는 그림 1에 급속 선형 가열기의 모식도를 나타낸 장치를 이용하여 진행하였다. 12인치 길이의 텅스텐 할로겐 램프는 포물선모양의 반사경에 의해 효과적으로 접속되어 약 2 mm 폭의 선형열대를 형성한다. 형성된 선형열대로 가접된 기판쌍의 표면부를 가열하며 이때 스테인레스로 제작된 이송판(moving stage)에 의해 0.8 mm/s의 속도로 움직이며 125초만에 기판쌍의 한쪽끝에서 다른 쪽 까지 주사되어 전체 면적에서 접합이 일어나도록 설계하였다.

또한, 선형 가열 열처리 공정은 기판쌍의 하부에 8개의 thermocouple을 세라믹본드로 일렬로 배치

시커 가열 열처리 이동속도와 할로겐 램프의 파괴에 의한 표면 온도를 확인한 후 공정을 진행하였다.




그림 1. 선형 가열기 개략도.

Fig. 1. Schematic illustration of fast linear annealing system.

급속 열처리로 열처리를 진행하는 경우에는 급속 열처리기의 챔버 내부가 골드로 코팅되어 반사율을 극대화하여 빠른 열전달이 가능하도록 설계하였고 실리콘 기판상의 중심부에 열전쌍을 접촉식으로 위치시켜 실시간으로 온도제어가 가능하도록 하였다. 기판상은 가열 도중 투명한 석영 지지대에 의해 위치에 고정되고 전체 챔버는 10^{-3} Torr 까지 로터리 퀴프에 의해 열처리 동안 진공으로 유지되었다. 실리콘 기판 쌍은 상·하부에 서로 치고하면서 위치한 7쌍의 할로겐 램프에 의해 목표하는 온도에 30초에 걸쳐 도달하도록 Ramp up 시간을 설정하고, 목표온도에 도달하면 30초간 유지하도록 열처리를 진행하였다. 냉각은 전원이 차단된 후 자연 냉각시킨 후, 완전히 냉각된 후 챔버를 열고 접합강도 측정 등의 후속 실험을 진행하였다.

설명한 바와 같이 전기로, 급속 열처리기, 선형 가열기의 3가지 방법으로 공정조건을 달리하며 준비된 기판 쌍들의 접합 면적비를 측정하기 위해 IR 카메라를 이용하여 접합면 전체를 관찰하여 내부의 접합면적을 비파괴적으로 확인하였다.

또한 열처리 방법을 달리한 시편들의 공정 조건별로 접합강도를 확인하기 위해 면도칼 삽입법을 사용하여 기계적인 접합강도를 측정하였다. 두 계면을 평균한 한 계면의 계면 에너지는 식 (1)을 이용하여 판단하였다.

$$2\gamma = \frac{3Eh^2d^3}{4c^4} \quad (1)$$

여기서 E는 Si(100)의 영률(Young's modulus)로서 1.66×10^{11} N/m², 2 h는 면도칼의 두께로서 0.1 mm, d는 Si(100) 기판의 두께 525 μm으로서 이때 기판에 성막된 두께는 전체 기판두께에 비해 매우 얇으므로 고려하지 않았다.




그림 2. 사점굽힘 시험법.

Fig. 2. Four point bending method (a) schematic illustration (b) crack direction.

또한 좀더 정량적인 접합강도 확인을 위해 사점굽힘 시험법도 실시하였다. 사점굽힘 시험법은 그림 2에 나타낸 바와 같이 기존의 인장 시험기의 훌더를 변형하여 4개의 점접에 의해 기판 쌍이 2개의 안쪽 접점사이에서 균일한 스트레스를 받도록 하고 기판상의 하부 기판에 노치를 위치시켜 이때 노치가 크래프를 가지고 파괴되면서 하부기판 쌍의 응력-스트레스 곡선에서 파괴까지의 에너지와 각 접연막 층의 파괴 에너지를 알 수 있어서 면도칼 삽입법 보다 정확한 데이터를 얻는 것이 가능한 장점이 있었다. 노치는 다이아몬드 텁으로 약 100 μm의 폭과 깊이로 표면에 스크래치를 이용하여 만들었다. 인장 시험기(UTM-8516)를 채용하여 압축모드로 실험하였고 하부축 방향에 509.858 kgf의 로드 셀이 부착되어 0.5 mm/min의 속도로 힘(F)을 점점 배가 시키면서 이때의 변위(d)를 측정할 수 있도록 하였다. 만능시험기로 얻어지는 F-d 곡선에서 기판상에 사용하는 스트레스, 스트레인을 구하여 각 실리콘층과 접연층의 파괴에 이르는 에너지를 환산하였다[16].

4. 결과 및 토의

그림 3에 전체 기판면적에 대한 접합된 면적의 비를 접합면적으로 정의한 결과를 나타내었다. EPA에 의한 접합율은 온도에 따라 큰 차이 없이 그림과 같이 IR카메라의 분해능에서 99 %이상의 접합율을 전 열처리 온도변화에서 보였다. 따라서 EPA는 전 온도범위에서 기판들과 적어도 균일한 간격을 유지하며 가접상태를 유지할 수 있는 공정임을 확인할 수 있었다.




그림 3. 전체기판면적에 대한 접합된 면적의 비.
Fig. 3. Plot of bonding area versus annealing temperature.

FLA에 의해 접합된 접합면은 입열량에 따라 약간의 의존성을 나타내었으며 기판상 모두 80 %이상의 접합율을 나타내었다. 한편 그래프에 350 °C에서 발생한 보이드와 450 °C에서 완벽히 접합된 이미지를 같이 나타내었다. 또한, 400 °C 이하의 선형 열처리에 있어서 접합률이 낮아지는 이유로는 400 °C 정도의 표면온도가 이종 재료간의 급속 확산을 일으키는 분기점이 되어 그 이하에서는 접합에 필요한 입열량이 충분치 않았다고 판단되었다. 이러한 결과는 기존의 Si || Si₃N₄/Si, Si || Si의 동종접합에 비교해 우수한 결과로서 본 실험에 사용된 정렬기가 두 기판쌍의 초기가접에 20 Å 정도의 균일한 계면 거리를 유지할 수 있을 정도로 우수한 가접상태를 이루었기 때문이라 사료되었다 [17].

RTA로 열처리된 기판쌍의 접합율은 EFA나 FLA로 열처리된 기판쌍의 접합율보다 상당히 낮은 값을 나타내었다. 또한 공정도중 접합이 완전히 분리된 기판쌍과 파괴된 기판이 80 %를 넘어서

접합율을 판단할 수 없었는데, 이는 짧은 시간동안의 급속한 온도변화로 인하여 기판의 휨현상 내지 기판쌍 내부의 기체분자의 유동성으로 열처리시 가접접합 상태가 깨지면서 분리가 된 것으로 사료된다.




그림 4. 면도칼 삽입법으로 측정한 접합 계면에너지.

Fig. 4. Plot of the interface energy versus annealing temperature.

그림 4에 각각의 열처리 방법으로 직접접합된 기판쌍의 접합강도를 면도칼 삽입법으로 측정한 접합계면 에너지로 나타내었다. EFA 경우 열처리 온도에 따라 접합계면 에너지는 선형적으로 증가하였으며, 1000 °C 이상에서 최고 2,344 mJ/m²의 접합강도를 얻을 수 있었다. Tong의 결과에 의하면 Si || Si 동종 기판쌍의 경우 300 °C에서 계면 에너지의 최대값을 보이며 300 °C 이상에서는 감소를 보여주는데 [4], 이는 동종재료의 친수성 처리에 대한 접합계면 에너지는 열처리 온도가 증가함에 따라 오히려 감소되기 때문이라고 사료된다. 그러나 본 연구의 Si/SiO₂ || Si₃N₄/Si 이종 기판쌍의 계면 에너지는 900 °C까지의 온도범위에서 기판쌍의 접합강도는 동종과 비슷한 크기인 1750 mJ/m²이고 1000 °C 이상에서는 2,344 mJ/m²으로 상승하였다. 통상의 면도칼 삽입법에서 측정 오차가 20 %이상인 점[18]을 고려하여도 열처리온도의 증가에 따라 접합강도는 경성적으로 증가하였고, 1000 °C 이상에서 최대접합강도에 근접하였다. 열처리 온도 증가에 따라 휨 현상과 이종 재료간 열팽창 계수차에 따른 접합문제를 고려하면 주어진 실험범위에서 최적 열처리 온도는 1000 °C라고 판단되었고, 각 표면처리는 친수성과 소수성으로 나누어 처리한

경우가 이종재료접합에서는 유리할 수 있음을 알 수 있었다.

그림 4에서 보면 FLA의 경우 각 입열량에 따른 접합 계면 에너지는 400 °C 이상에서 2300 mJ/m² 정도의 접합 계면 에너지를 얻을 수 있었다. 전기로에 의한 접합 계면 에너지와 동일한 수준이며 면도칼 삽입법의 측정오차를 고려하더라도 1840 mJ/m² 이상의 높은 접합 계면 에너지라 판단되었다. 선형 가열기를 사용한 경우는 특이하게 표면온도 400 °C 전후에서 이미 EFA같은 수준의 접합 계면 에너지를 나타내고 있다. 이는 기존의 EFA에 의한 접합보다 40 %정도의 낮은 표면온도에서도 동등한 정도의 접합이 가능하다는 것을 의미하고 특히, 본 연구와 같이 이종 절연층을 가진 경우에는 공정온도가 낮을수록 기판의 휨 현상과 이종재료간 열팽창 계수차에 따른 접합강도의 저하 문제를 방지 할 수 있는 이점이 있어, 400 °C 정도로 낮은 표면온도에서 FLA를 활용하는 것이 고체질의 SiO₂ || Si₃N₄ 이종 절연층을 가진 실리콘 기판상의 제작에 유리함을 의미하였다. 또한 2시간 이상의 기존의 고온 열처리에 비해 저온에서 쌍당 125 초의 짧은 공정 시간 안에 이종 재료의 적절접합이 가능하였다.

RTA에 의해 열처리된 기판상을 면도칼 삽입법으로 접합 계면 에너지를 측정한 접합 계면 에너지는 전 온도범위에서 약 150~192 mJ/m² 정도로 온도에 따른 큰 의존성 없이 작은 것으로 나타난다. 이러한 이유는 면도칼 삽입법의 측정오차가 20 %이상으로 정밀한 접합계면에너지를 얻을 수 없는 테 기인한다고 판단되었고, 전 온도범위에서 약 170 mJ/m²정도의 작은 강도는 EFA, FLA를 이용한 열처리법에 비해 최고계면에너지가 약 10~20 % 밖에 되지 않아 양산공정에 적용이 불가능함을 의미하였다. 이러한 원인은 정성적으로 이종 절연막간의 열팽창 계수 차이가 커서 충분한 접합이 일어나기 전에 기판변形이 발생하여 가접된 계면간극이 오히려 커지기 때문이라고 판단되었다.

5. 결 론

MEMS 분야 등 새로운 전기전자분야에 응용이 가능한 Si(100)/560 Å-Si₃N₄ || 2000 Å-SiO₂/Si(100) 구조의 이종 절연층을 가진 SOI를 직접 접합법으로 만드는 공정에서 열처리 방법을 EFA, FLA, RTA 3가지 방법으로 달리하여 다양과 같은 결과를 얻었다.

1. EFA는 Si || Si 동종재료 접합 계면 에너지의 증가와 같이 열처리 온도에 따라 선형적으로 향상되어 1000 °C 이상에서 기존 동종 SOI와 동등한 접합강도를 얻을 수 있었다.
2. FLA는 Si/SiO₂ || Si₃N₄/Si의 이종재료 접합에 적용하면 기존 EFA에 비해 400 °C정도의 저온에서 단시간에 접합공정이 완료되어 공정시간, 표면온도, 최종접합품질에 있어서 가장 우수하였다.
3. RTA는 기존의 EFA에 비해 급격한 휨현상으로 면도칼 삽입법과 사점 곱힘법으로 확인한 결과 약 10~20 %정도로 접합강도가 작아서 이종 SOI 기판상의 적용은 불리하였다.

감사의 글

이 논문은 2003년도 정보통신기초기술연구지원사업(과제번호 C1-2003-A1-1000-0027)의 지원에 의하여 연구되었습니다.

참고 문헌

- [1] Colinge and J. P., "Silicon-on-insulator technology : past achievements and future prospects", MRS Bulletin, Vol. 3, No. 12, p. 16, 1988.
- [2] Izumi K., "History of SIMOX material", MRS bulletin, Vol. 23, No. 12, p. 20, 1998.
- [3] Wallis G. and Pomerantz D. I., "Field assisted glass-metal sealing", J. Appl. Phys., Vol. 10, p. 3346, 1969.
- [4] Tong, Q.-Y., and Goesele U., "Semiconductor Wafer Bonding: Science and Technology", John Wiley & Sons, New York, 1999.
- [5] Jensen, B. D. de Boer, M. P. Masters, N. D. Bitsie, F. LaVan, and D. A. "Interferometry of actuated microcantilevers to determine material properties and test structure nonidealities in MEMS", J. Micro. Systems, Vol. 10, 336, 2001.
- [6] Zahn J. D., Deshmukh, A. A. Pisano, A. P. Liepmann, and D., "Continuous on-chip micropumping through a microneedle", J. Micro. Systems, 503, 2001.

- [7] M. Shimbo, K. Furukawa, K. Fukuda, and K. Tanzawa, "Silicon-to-silicon direct bonding method", *J. Appl. Phys.*, Vol. 60, No. 8, p. 2987, 1986.
- [8] J. B. Lasky, "Wafer bonding for silicon-on-insulator technologies", *Appl. Phys. Lett.*, Vol. 48, 78, 1986.
- [9] 정귀상, "Fabrication of a SOI hall sensor using Si-Wafer direct bonding technology and its characteristics", *전기전자재료학회논문지*, 8권, 2호, p. 165, 1995.
- [10] Bruel M., Aspar, B., and Auberton-Hervé A. J., "Smart-cut: a new silicon on insulator material technology based on hydrogen implantation and wafer bonding", *Jpn. J. Appl. Phys.*, Vol. 36, p. 1636, 1997.
- [11] 주영창, 송오성, 민홍석, "유리/실리콘 기판 직접 접합에서의 세정과 열처리 효과", *전기전자재료학회논문지*, 15권, 6호, p. 479, 2002.
- [12] Lee J. W., Kang C. S., Song O. S., and Ryu J. H., "Bonding characteristics of directly bonded Si wafer and oxidized Si wafer by using linear annealing method", *Korean Journal of Material Research*, Vol. 19, No. 10, p. 665, 2000.
- [13] 이상현, 이상돈, 송오성, "선형가열기를 이용한 $\text{Si}^+ \text{SiO}_2/\text{Si}_3\text{N}_4 \parallel \text{Si}$ 이종기판쌍의 직접접합", *전기전자재료학회논문지*, 15권, 4호, p. 301, 2002.
- [14] Maszara W. P., Goetz G., Caviglia A., and McKitterick J. B., "Bonding of silicon wafers for silicon-on-insulator", *J. Appl. Phys.*, Vol. 64, No. 10, p. 4943, 1988.
- [15] R. H. Dauskardt, M. Lane, Q. Ma, and N. Krishna, "Adhesion and debonding of multi-layer thin film structures", *Engineering Fracture Mechanics*, Vol. 61, p. 141, 1998.
- [16] J. K. Lee, "Mechanical Properties of Ceramics", Seoul, Bando, 1994.
- [17] Haisima J., Spiering G. A. C. M., Biermann U. K. P., and Pals, J. A., "Silicon-on-Insulator wafer bonding-wafer thinning technological evaluation", *Jpn. J. Appl. Phys.*, Vol. 28, No. 8, p. 1462, 1989.
- [18] Martini T., Steinkirchner J., and Gosele U., "The crack opening method in silicon wafer bonding. how useful is it?", *J. Electrochem. Soc*, Vol. 144, No. 1, p. 354, 1997.