

The Structure and the Implementation of the IEEE 802.11 MAC Protocol

金至薰* · 安禱郎** · 李東旭***
(Ji-Hun Kim · Do-Rang Ahn · Dong-Wook Lee)

Abstract - This Paper presents the analysis and the implementation of the asynchronous communication portion of the IEEE 802.11 MAC protocol. We have used PRISM2 chipsets from INTERSIL to build baseband, IF, and RF parts and PCI controller from PLX to interface LLC Layer. We have implemented DCF(Distributed Coordination Function) service using CSMA/CA(Carrier Sense Multiple Access with Collision Avoidance) with backoff algorithm and RTS/CTS protocol. Also, we have implemented TSF(Timing Synchronization Function) which can be used for power management, frequency hop synchronization, and other management function. This study can be used as a reference for the MAC protocol implementation and MAC controller design in very high speed wireless LAN which complies with the IEEE 802.11 standard.

Key Words : MAC, 802.11, TSF, DCF, CSMA

1. 서 론

1.1 개요 및 동기

무선 LAN은 네트워크 구축 시 허브에서 가입자 단말까지 무선 매체를 사용하기 때문에 유선매체를 사용하는 유선 LAN에 비해 상대적으로 빠른 시간 내에 네트워크 구축이 가능하고, 유선 LAN의 설치가 어려운 환경까지도 LAN을 확장시킬 수 있는 이동성, 유연성, 휴대성 그리고 간편성 등의 이점으로 인하여 응용분야가 확산 되고있다. 무선 LAN은 유선 LAN과 전송매체가 다르기 때문에 유선 LAN에서 사용하고 있는 CSMA/CD(Carrier Sense Multiple Access with Collision Detection)방식을 그대로 적용할 수 없다. 따라서 무선 매체의 특성과 이동성을 고려한 MAC 프로토콜이 필요하게 된다. IEEE 802.11a/b/g는 2.4GHz대와 5GHz대의 ISM(Industrial Scientific and Medical)밴드에서 무선 LAN의 물리계층과 MAC 계층의 표준을 정의한다. 2.4GHz 대역에서 DSSS(Direct Sequence Spread Spectrum)변조방식을 사용하는 802.11b의 경우에는 Wi-Fi(Wireless Fidelity)를 보장하면 현재 무선 LAN의 주류를 이루고 있다. 그러나 802.11b의 최대 전송속도가 11Mbps임으로 더 빠른 전송 속도를 제공하기 위해 802.11a와 802.11g 두 가지 방식이 경쟁할 것으로 보인다. 802.11a는 최대 54Mbps를 지원하면 기존 802.11b가 사용하는 2.4GHz 대역보다 주파수 효율이 높고 간섭현상이 적은

5GHz 대역을 사용하는 장점이 있다. 802.11g는 전송속도 면에서 802.11a와 유사하지만 802.11b와 동일한 2.4GHz 대역을 사용함으로써 기존의 인프라와 호환이 가능하다는 장점을 가지고 있으며 이 표준을 지원하는 칩이 개발되고 있다[1]. 본 논문에서는 802.11 표준안을 만족하는 MAC 프로토콜을 분석하고 802.11b 물리계층을 지원하는 칩셋을 이용하여 직접 MAC 펌웨어와 하드웨어를 제작함으로써 802.11 계열의 무선 LAN 시스템 구현에 필요한 기반 기술을 확보하고자 한다.

1.2 논문의 구성

본 논문은 모두 4장으로 구성되어 있으며, 서론에 이어 제 2장에서는 무선 LAN의 장점과 802.11이 정의하는 계층과 토폴로지 및 MAC 서비스에 대하여 살펴보고, 802.11 MAC 프로토콜을 구성하는 MAC 구조 및 기능과 프레임의 구조를 분석하며, 제 3장에서는 구현된 시스템의 구현 방법에 대한 설명과 측정 파형, 구현된 시스템을 보인다. 마지막으로 제 4장에서는 본 연구의 결론과 향후 연구 방향에 대해 논의한다.

2. IEEE 802.11 MAC

본 장에서는 MAC 계층을 구성하는 MAC 부 계층의 기능과 부 계층 관리 기능에 대해 설명하고 MAC 프레임 구조 및 종류에 관하여 기술한다.

2.1 IEEE 802.11 계층 및 토폴로지

802.11은 LAN과 MAN(Metropolitan Area Network)에 대한 유선 및 무선 네트워크에 대한 표준을 제정하는 802 위원회에서 제정한 표준규격으로서 OSI(Open System

* 準會員 : 東國大 電氣工學科 碩士卒業

** 正會員 : 東國大 電氣工學科 博士課程

*** 正會員 : 東國大 電氣工學科 副教授 · 工博

接受日字 : 2003年 2月 17日

最終完了 : 2003年 6月 10日

Interconnection) 7 계층 참조 모델 중 무선 LAN의 데이터링크 계층에 속하는 MAC 계층과 물리계층에 해당하는 표준을 정의한다. 그림 2.1은 802.11의 계층 구조와 OSI 7 계층간의 관계를 나타낸다.

애플리케이션 층	LLC: Logical Link Control		
프리젠테이션 층	DSSS: Direct Sequence Spread Spectrum		
세션 층	FHSS: Frequency Hopping Spread Spectrum		
트랜스포트 층	IR: infrared		
네트워크 층	PLCP: Physical Layer Convergence Protocol		
데이터링크 층	PMD: Physical Media Dependent		
물리 층	LLC 층		PLCP 층 PMD 층
	MAC 층		
	DSSS	FHSS	IR

그림 2.1 IEEE 802.11 논리적 아키텍처
Fig. 2.1 IEEE 802.11 logical architecture

802.11은 두 가지 네트워크 구조인 ad hoc 네트워크와 인프라 네트워크(infrastructure network)의 구조를 정의한다. Ad hoc 네트워크는 그림 2.2와 같이 매체를 통하여 서로 통신이 가능한 범위의 단말들로 구성되어 있으며 AP(Access Point)가 네트워크 내에 존재하지 않으므로 기간 네트워크로의 접근은 불가능한 네트워크이다. Ad hoc 네트워크는 임시 네트워크로서 IBSS(Independent Basic Service Set)내에서 구성된 네트워크를 지칭한다. 인프라 네트워크는 그림 2.3과 같이 유무선 연결 장치인 AP를 통하여 무선 단말을 이더넷과 같은 기존의 유선 LAN에 연결한다. 이 때 AP를 중심으로 무선 셀 BSS(Basic Service Set)가 형성되는데, AP는 BSS내에 있는 모든 단말들을 LAN에 무선 연결하는 일종의 기지국 역할을 한다. 그리고 ESS(Extended Service Set)내에는 여러 개의 BSS가 포함되어 있는데, 동일 ESS내의 서로 다른 BSS 간에는 로밍에 의해 단말의 이동이 가능하다.




그림 2.2 Ad hoc 네트워크
Fig. 2.2 Ad hoc network




그림 2.3 Infrastructure 네트워크
Fig. 2.3 Infrastructure network

2.2 MAC 계층

IEEE 802.11 MAC은 그림 2.4와 같이 MAC 부 계층과 MAC 부 계층 관리체로 구성된다. MAC 부 계층은 경쟁서비스인 DCF(Distributed Coordination Function)와 비경쟁 서비스인 PCF(Point Coordination Function) 기능을 제공하고 MAC 부 계층 관리체는 시간 동기 기능과 전력 관리 기능을 제공한다.




그림 2.4 IEEE 802.11 기본 참조 모델
Fig. 2.4 IEEE 802.11 basic reference model

2.2.1 MAC 부 계층

MAC 부 계층은 하나의 채널을 복수의 단말이 이용할 때 채널 사용권의 할당 방법을 제어하는 방식의 하나인 CSMA/CA를 기반으로 접속 제어를 한다. 단말이 채널을 사용하기 전에 다른 단말이 사용하고 있는지에 대한 여부를 검출한 다음 채널의 사용권을 결정한다. 채널 사용 상황을 확인하고 있어도 복수의 단말이 동시에 송신할 경우에는 충돌이 발생하여 데이터가 손상될 가능성이 생긴다. 유선 LAN에서는 CSMA/CD 방식을 사용하여 데이터 충돌을 검출하여 충돌시 데이터를 재전송한다. 데이터의 충돌 검출은 유선 채널의 전류 증가를 감시하는 회로에 의해 가능하다. 무선 LAN에서는 데이터 충돌에 대한 검출이 곤란하므로, 충돌을 피하는 방법인 CSMA/CA 방식이 사용된다. CSMA/CA는 CCA(Clear Channel Assessment)라고 하는 물리계층의 캐리어 센스와 MPDU에 포함되어 있는 채널 사용 예정기간을 이용하는 가상 캐리어 센스와 함께 백 오프 알고리즘으로 구성된다. 이러한 CSMA/CA를 바탕으로 비동기 서비스와 음성이나 영상 같은 시 제한 서비스가 제공된다. MAC 부 계층은 CSMA/CA를 바탕으로한 DCF와 PCF 기능 이외에 LLC(Logical Link Control) 계층으로부터 전달받은 MSDU를 적절한 크기와 형태를 갖춘 MPDU로의 분해 및 조립 등의 기능을 수행한다.

(가) 캐리어 센스 메커니즘

캐리어 센스는 물리 계층 캐리어 센스와 가상 캐리어 센스로 구성되면 채널의 점유 상태를 결정하는 기능을 한다. CCA라고 불리는 인터페이스를 통하여 제공되는 물리계층 캐리어 센스는 실제 채널 상에 캐리어의 존재여부를 알려준다. MAC 부 계층에 의하여 제공되는 가상 캐리어 센스는 MPDU에 포함된 채널 사용 예정기간 정보를 참고하여 NAV(Net Allocation Vector)를 운영함으로써 채널의 점유상

태를 결정하는 기능을 수행한다. 그림 2.5는 캐리어 센스가 DCF 기능에 어떻게 적용되는지를 보여준다.




그림 2.5 CSMA/CA 기본 동작
Fig. 2.5 Basic operation of CSMA/CA

(나) 랜덤 백 오프 알고리즘

랜덤 백 오프(Random Backoff) 알고리즘은 매체를 점유하기 전에 계산된 백 오프 시간만큼 매체의 접근을 지연하는 방법으로 매체가 특정 단말에 의해 점유를 마친 직후 DIFS 이상의 시간동안 매체가 점유되지 않는다면 매체가 다른 스테이션에 의해 다시 점유될 때까지 백 오프 타임을 감소시킨다. 백 오프 타임이 0이 되기 전에 매체가 다른 스테이션에 의해 점유된다면 감소된 백 오프 타임을 가지고 다음 경쟁구간을 시작하게 된다. 따라서 새로 백 오프를 시작한 스테이션들보다 더 적은 백 오프 타임을 가질 확률이 높아지게 된다. 백 오프 타임이 0이 되면 매체를 점유할 수 있다. 매체를 점유하여 시도한 전송이 실패하였을 경우는 재전송을 위하여 지수 함수적으로 CW(Contention Window)를 증가시켜 다시 증가된 CW 내에서 랜덤하게 백 오프 타임을 설정하게 된다. 따라서 다른 스테이션과 같은 백 오프 타임을 가질 확률이 낮아지게 된다. 백 오프 시간은 다음과 같이 결정된다.

$$\text{Backoff Time} = \text{Random}() \times \text{aSlotTime}$$

위 식에서 Random()은 [0, CW] 기간 사이의 랜덤한 정수를 의미하며, CW는 [CWmin, CWmax]사이의 값을 가진다. 그림 2.6은 백 오프 과정을 보여준다.




그림 2.6 백 오프 과정
Fig. 2.6 Backoff procedure

그림 2.7은 재전송을 시도할 경우의 CW 증가를 보여준다.




그림 2.7 CW의 지수 함수적 증가 예
Fig. 2.7 An example of exponential increase of CW

(다) IFS

IFS(Interframe Space)는 프레임 사이의 시간 간격을 나타내며, IFS는 전송 확인용의 SIFS, 집중 제어용의 PIFS(PCF IFS), 분산 제어용의 DIFS(DCF IFS)로 3종류가 정의되어 있다. 프레임 간격이 짧을수록 우선도가 높아짐으로 SIFS가 가장 우선도가 높고, DIFS는 우선도가 가장 낮다. 이러한 시간 간격을 정의함으로써 DCF와 PCF 그리고 제어 프레임의 우선순위가 결정되며 공존이 가능하게 된다. 그림 2.8은 IFS들 간의 관계를 보여준다.




그림 2.8 IFS들의 관계
Fig. 2.8 Some IFS relationships

2.2.2 MAC 부 계층 관리체

MAC 부 계층 관리체는 MAC 부 계층 관리를 위하여 존재하며 다음과 같은 기능을 수행한다.

- 1) MAC MIB(Management Information Base)의 유지 관리 : MAC 계층에서 사용되는 모든 변수와 파라미터 값을 저장하고 있다.
- 2) 인증 및 탈인증 : 무선망에서 한 단말이 다른 단말에 인증하는 절차를 관리한다.
- 3) 결합 및 재결합 : 하나의 서비스 구역에 스테이션이 포함되거나 그곳을 벗어나 다른 서비스 구역으로 들어가는 절차를 관리한다.
- 4) 타이밍 동기 : TSF(Timing Synchronization Function)를 이용하여 같은 네트워크 내에서는 동기를 맞춰 전력 관리 기능과 물리계층에서 FHSS(Frequency Hopping Spread Spectrum)방식을 사용할 때 주파수 도약 타이밍을 제공한다.
- 5) 전력관리 : 전력 관리 모드에 있을 때 인프라 네트워크에서는 TSF를 이용하여 주기적으로 깨어나 AP에 의해 전송되는 DTIM(Delivery Timing Indication MAP)을 사용하여

스테이션을 운용하며, Ad hoc 네트워크의 경우 큐를 사용하여 프레임 버퍼링한다.

3. IEEE 802.11 MAC 구현

본 장에서는 MAC 계층을 포함하는 무선 LAN 시스템의 구현에 대해서 다룬다. 시스템을 구성하는 물리 계층인 IF부, RF부 그리고 베이스 밴드모뎀부와 MAC 계층을 위한 하드웨어 구현과 소프트웨어 구현을 기술하고 측정 과정을 제시한다.

3.1 전체 시스템 구조

전체 시스템의 구조는 그림 3.1과 같이 구성된다. 시스템을 구성하는 IF부, RF부 베이스 밴드 모뎀부는 INTERSIL사의 PRISM2 칩셋인 HFA3863A, HFA3783, HFA3861B칩을 사용하였다. MAC 부는 마이크로프로세서(AM188ES-40KC), PCI 컨트롤러(PLX9054), 메모리 컨트롤러(CPLD), PHY 컨트롤러(CPLD), 송수신 FIFO, 메모리 블록 등으로 구성된다.




그림 3.1 전체 시스템 구조
Fig. 3.1 Complete system architecture

3.2 물리계층 구성

3.2.1 IF 및 RF부 구성

IF부는 HFA3783으로 구성되며 송신용의 IF프리앰프와 수신용에는 70dB의 동적 범위를 가진 AGC(Automatic Gain Control)앰프를 내장하고 있다. 그림 3.2는 HFA3783 블록 구성을 보여준다. 송신 시에는 베이스 밴드 모뎀인 HFA3861B로부터 출력되는 TXI(+), TXQ(+,-)를 300MHz~400MHz의 IF 신호로 변조하여 출력한다. IF 주파수 선택은 3개의 제어 라인(CLK, DATA, LE)에 의해 설정된다. 파워앰프로부터 출력되는 송신 신호 레벨을 베이스 밴드 프로세서가 측정하여 송신 출력 레벨을 일정하게 유지하기 위해 HFA3783의 이득을 조정한다. 수신 시에는 RF-IF 컨버터로부터 변환된 IF 신호를 입력 받는다. HFA3783은 AGC 앰프를 내장하고 있으며, 그 이득은 베이스 밴드 프로세서가 IF신호 레벨에 맞추어 제어한다. 이렇게 변환된 IF신호를 베이스 밴드 신호로 다운 컨버트하여 베이스 밴드 모뎀에 전달한다.




그림 3.2 HFA3783 블록도
Fig. 3.2 HFA3783 block diagram

RF-IF 변환부는 LNA(Low Noise Amp), 송신용 프리앰프, 컨버터용의 믹서 및 PLL 회로로 구성된다. RF 주파수의 선택은 3개의 제어라인(CLK, DATA, LE)에 의해 설정된다. 그림 3.3은 HFA3683 블록 구성도이다. 그림 3.4는 RF 및 IF 칩과 베이스 밴드 프로세서간의 AGC 인터페이스를 나타낸다.




그림 3.3 HFA3683 블록도
Fig. 3.3 HFA3683 block diagram




그림 3.4 AGC 제어 인터페이스
Fig. 3.4 AGC control interface

3.2.2 베이스 밴드 모뎀부 구성

HFA3861칩은 MAC으로부터 MPDU를 전송 받아 PPDU를 만들고 IEEE802.11b에 규정된 방식으로 스크램블 시킨다. 이 데이터를 DSSS로 부호화 하고, 베이스 밴드 필터를 통하여

IF 모뎀으로 출력한다. 4가지 (1Mbps, 2Mbps, 5.5Mbps, 11Mbps)의 프로그램 가능한 데이터 레이트를 제공하며 각각 DBPSK, DQPSK, CCK(Complementary Code Keying)방식으로 변복조 한다. 또한 채널을 평가하여 CCA(Clear Channel Assessment)핀을 통하여 MAC 계층에 채널의 점유상태를 알린다. 그림 3.5는 HFA3861B칩의 블록 구성을 보여준다. MAC은 MMI(Modem Management Interface)와 MDI (Modem Data Interface)를 통하여 HFA3861B를 제어한다.




그림 3.5 HFA3783 블록도
Fig. 3.5 HFA3783 block diagram

3.2.3 물리계층과 MAC 인터페이스

MAC 보드는 구현된 물리계층을 제어하기 위하여 그림 3.6과 같은 인터페이스를 가지며 물리계층 인터페이스부를 통하여 제어한다.




그림 3.6 물리계층과 MAC 인터페이스
Fig. 3.6 Interface between PHY layer and MAC

(가) 송신 시 물리계층 제어 순서

송신 시 수신부를 보호하기 위하여 MAC의 물리계층 인터페이스부는 CPLD에 의해 그림 3.7과 같은 순서와 타이밍을 발생시킨다. 그림 3.7에서 $t_{D1} = 2\mu sec$, $t_{D3} = 3\mu sec$, $t_{D4} = 3\mu sec$, $t_{D5} = 2\mu sec$ 이고 $\pm 0.1\mu sec$ 의 오차를 갖는다.




그림 3.7 송신 제어신호 시퀀스
Fig. 3.7 Transmit control signal sequencing

(나) 베이스 밴드 모뎀부의 제어

베이스 밴드 모뎀부의 제어는 MMI(Modem Management Interface)와 MDI(Modem Data Interface)를 통하여 이루어진다. MMI는 베이스 밴드 프로세서의 내부 레지스터를 읽거나 송신 데이터 레이트나, CCA 조건 설정, AGC 제어 등과 같은 물리 부 계층 관리기능을 제공하는 인터페이스이면 AM188의 입출력 포트를 통하여 제어한다. MDI는 MAC 계층과의 데이터 교환을 위한 인터페이스이며, 송신제어를 위하여 TXRDY, TXD, TXCLK핀과 수신 제어를 위하여 RXRDY, RXD, RXCLK핀을 사용하며 송수신 FIFO와 AM188의 포트를 통하여 제어한다. 그림 3.8은 베이스밴드 프로세서와 MAC의 인터페이스를 보여준다.




그림 3.8 HFA3861B와 MAC 인터페이스
Fig. 3.8 Interface between MAC and HFA3861B

3.3 MAC 계층 구현

3.3.1 MAC 하드웨어 구현

MAC 하드웨어는 주 컨트롤러로서 AM188ES-40KC 프로세서를 사용하였고 상위 계층(LLC)과의 빠른 인터페이스를 위한 PCI 컨트롤러 인터페이스가 가능하도록 구성하였다. 또한 물리계층과의 데이터 교환을 위해 RX FIFO와 TX FIFO

를 추가하여 데이터 버퍼링과 타이밍을 제어 하였다. 물리계층 인터페이스부를 구현하여 물리계층을 제어 하였으며 PC와의 메모리 공유를 위하여 메모리 컨트롤러를 구성하였다. 그림 3.9는 MAC 전체 블록 구성을 보여주며 각 블록번호에 따라 설명한다.




그림 3.9 MAC 하드웨어 블록도
Fig. 3.9 MAC hardware block diagram

블록 1은 물리계층을 컨트롤하고 데이터를 주고 받는 역할을 수행한다. 이블록은 CRC32 생성부와 비교부 및 물리계층 제어부 등이 포함되어 있으며 시스템의 처리속도를 좌우하는 중요한 블록 중 하나이다. 물리계층 제어부는 ALTERA사의 CPLD인 EPM7062AETC에 의해 구현되었다. CRC32 생성 및 비교는 MAC 컨트롤러의 소프트웨어에 의해 구현되었다.

블록 2는 MAC 알고리즘을 수행하는 핵심 블록으로서 가장 중요한 블록이다. AM188ES-40KC 프로세서를 사용하였으며 시리얼 포트로 디버깅이 가능하도록 구현하였다. Borland C++를 사용하여 프로그래밍하고 컴파일 하였다. 또한 빠른 프로그램 실행을 위하여 SRAM에 프로그램을 다운로드하여 실행한다.

블록 3은 메모리 컨트롤러로서 PCI 컨트롤러와 MAC 컨트롤러간의 공유 메모리의 접근을 제어하기 위해 각 컨트롤러의 메모리 읽고 쓰기 타이밍을 제어하며 32비트와 8비트 입출력을 지원한다. EPM7128AETC를 사용하였으며 JTAG (Joint Test Access Group)포트를 통하여 프로그래밍이 가능하도록 VHDL로 코딩하였다.

블록 4는 송신 FIFO로서 MAC으로부터의 병렬 데이터를 직렬 데이터로 변화시켜 베이스 밴드 모뎀으로 공급하는 메모리로서 2Kbyte 메모리인 IDT7128를 사용하였다.

블록 5는 수신 FIFO로서 베이스 밴드 모뎀으로부터의 직렬데이터를 병렬데이터로 변환하여 MAC에 공급하는 메모리이며 용량이 2kbyte인 IDT71232를 사용하였다.

블록 6은 플래시 메모리로서 MAC 펌웨어를 저장한다. 블록 7은 SRAM으로서 MAC 펌웨어를 다운로드 하여 실행시키기 위한 프로그램 메모리로 사용된다.

블록 8은 공유 메모리 블록으로서 32kbyte SRAM을 4개 병렬로 연결하여 구성함으로써 메모리 컨트롤러를 통하여 32비트와 8비트의 입출력이 가능하도록 하였다.

블록 9는 PCI 컨트롤러로서 PC에서 데이터를 받아 MAC에 전달하고 MAC에서 데이터를 받아 PC의 응용 프로그램에 전달하는 역할을 한다.

3.3.2 MAC 소프트웨어 구현

MAC 모드 상의 펌웨어는 Borland C++를 사용하여 코딩하였고 타이밍과 관련된 부분은 어셈블리 언어로 작성하였다. 2장에서 언급한 MAC 부 계층의 기능 중 CSMA/CA와 백 오프 알고리즘을 사용하여 DCF 알고리즘을 구현하였다. 또한 RTS/CTS 프로토콜을 사용하여 은폐 단말 문제를 방지하였다. DCF 알고리즘의 구현을 위해 필요한 타이머(SIFS, DIFS, Backoff 타이머, 랜덤 변수 생성용 타이머, ACK대기, CTS 대기)기능을 프로세서 내부의 4개의 타이머 자원으로 구현하였다. CRC32 생성 및 비교 부를 구현하였었다. 세부 알고리즘은 시뮬레이션에 의하여 검증된 바 있는 SDL[2]을 참고하였다.

3.3.3 PC 응용 소프트웨어 구현

PC 응용 소프트웨어는 Visual C++로 작성하였으며 시리얼 포트 컨트롤과 파일 송·수신 기능, 베이스 밴드 레지스터 설정과 환경 설정을 제어할 수 있도록 구성되었다. PCI 보드를 통한 데이터의 인터페이스 프로그램은 PLX Technology사에서 제공하는 디바이스 드라이버를 사용했다. 이 디바이스 드라이버는 PCI 인터페이스 칩인 PCI9054를 통해 데이터를 읽거나 쓰기 위해 함수들을 제공한다. 이 함수들을 사용하여 MAC 보드로부터 데이터를 읽어 오거나 데이터를 쓸 수 있다. 그림 3.10은 PC 응용프로그램을 보여준다.




그림 3.10 PC 응용 프로그램
Fig. 3.10 PC application program

3.4 보드 사진 및 측정 파형

3.4.1 구현된 시스템

전체 시스템은 모뎀과 PCI 인터페이스로 구성된다. 그림 3.11은 MAC과 베이스밴드, IF, RF 부분이 있는 모뎀이고 그림 3.12는 PCI 보드 부분이다.




그림 3.11 구현된 Modem 보드
Fig. 3.11 Implemented Modem board




그림 3.12 PCI 확장 보드
Fig. 3.12 PCI extension board

3.4.2 측정된 파형

(가) MAC의 데이터 송신 타이밍 측정

그림 3.13과 같이 MAC 컨트롤러는 먼저 물리 계층에 전송할 데이터가 있다는 것을 알리기 위해 TXPE 신호를 인가한다.




그림 3.13 송신 신호 타이밍
Fig. 3.13 Transmitting signal timing

물리계층이 이 데이터를 받아 들일 준비가 되어 있다는 것을 MAC 컨트롤러에게 알리기 위해 TXRDY 신호를 액티브하며 이와 함께 송신 클럭을 출력하고 이에 동기를 맞추어 데이터를 읽어 들인다. MAC 컨트롤러가 송신할 데이터를 송

신 FIFO에 쓰면 수신 클럭에 맞춰 송신 FIFO는 물리계층에 데이터를 출력한다.

(나) MAC의 데이터 수신 타이밍 측정

그림 3.14와 같이 MAC 컨트롤러는 데이터를 받기 위해 물리계층에 수신모드로의 전환을 RXPE신호를 통하여 전달한다. 물리계층은 수신되는 패킷의 SFD를 찾아내면 MDRDY 신호를 통하여 MAC 컨트롤러에게 패킷이 수신되고 있음을 알린다. 이와 동시에 수신 클럭을 출력하고 이에 동기를 맞추어 데이터를 출력한다. 이때 데이터는 수신 FIFO에 저장되며 MAC은 PLCP 헤더에 포함된 시간 정보를 읽어서 지정된 시간 후에 수신모드를 벗어나도록 RXPE 신호를 인액티브시킨다.




그림 3.14 수신 신호 타이밍
Fig. 3.14 Receiving signal timing

(다) 물리계층의 CCA 타이밍 측정

물리계층은 채널에 캐리어가 존재하는지의 여부를 MAC에 제공함으로써 매체의 사용여부를 MAC이 결정하도록 한다. 그림 3.15처럼 채널 내에 캐리어가 존재하면 CCA 신호를 MAC에 제공한다.




그림 3.15 CCA 타이밍
Fig. 3.15 CCA timing

(라) 베이스 밴드 출력 신호

그림 3.16은 11Mbps 모드의 베이스 밴드 모뎀에서 CCK 방식으로 확산, 변조를 거쳐 D/A 변환되어 IF부로 전달 되는

TXI(+,-)와 TXQ(+,-)의 측정 파형이다.




그림 3.16 베이스 밴드 I와 Q의 신호
Fig. 3.16 Baseband I and Q signal

4. 결 론

본 논문에서는 IEEE 802.11 표준의 MAC 계층을 분석하였고 802.11b의 물리계층을 만족시키는 INTERSIL사의 PRISM2 상용 칩셋을 사용하여 물리계층을 구성하였고 MAC 계층을 직접 구현하였다. Ad hoc 네트워크 환경 내에서 CSMA/CA와 Backoff 알고리즘을 통하여 DCF 서비스를 구현하였으며 또한 RTS/CTS 프로토콜을 구현함으로써 은폐단말 문제를 방지하였다. 또한 타이밍 동기 기능을 구현하여 전력 관리 기능, 주파수 호핑 동기, 그리고 다른 관리 기능에 적용될 수 있도록 하였다. MAC 프로토콜을 구현함에 있어서 제한된 타이머 자원의 효율적인 운용과 각 계층간의 데이터 전달, 처리 지연 속도가 시스템의 성능을 결정짓는 요소로 작용하였고 구현된 시스템은 MPDU의 오류검출을 위한 CRC32의 생성 및 비교부가 MAC 보드 펌웨어의 의해 소프트웨어로 처리되었기 때문에 시스템의 처리속도가 저하되는 문제를 가지고 있다. 따라서 CRC32의 생성 및 비교부는 물리 계층의 데이터 인터페이스부인 송수신 FIFO와 함께 FPGA나 CPLD와 같은 하드웨어로 구현되어야 할 것이다.


구현된 시스템이 IEEE 802.11 표준을 완전히 만족하기 위해서는 PCF 서비스, 파워 세이브 모드 그리고 WEB 기능의 보완이 필요하다. 본 연구는 IEEE 802.11 계열의 향후 고속 LAN의 MAC 프로토콜 구현화 MAC 컨트롤러 설계에 참고 자료로 활용될 수 있을 것으로 사료된다.

참 고 문 헌

[1] 이호준, "무선랜 차세대 기술표준", 전자신문, 2003. 1. 1.
[2] 기장근, "무선 LAN용 MAC 프로토콜 설계 및 검증", 공주대학교 생산기술연구소 논문집 제2권, 1994.
[3] Bob O'Hara and Al Petrick, "IEEE 802.11 Handbook, A Designer's Companion", IEEE, 1999.
[4] Jochen Schiller, "Mobile Communication", Addison-Wesley, 2000.

[5] IEEE Std 802.11, "Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications", IEEE standard Dept, 1997.
[6] IEEE Std 802.11b, "Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications: High-speed Physical Layer Extension in the 2.4GHz Band", IEEE standard Dept, 1999.
[7] Jim Geier, "Wireless LANs: Implementing Interoperable Networks", Macmillan Technical Publishing, 1999.
[8] 김형운, "모바일 통신 기술", ohm사, 2002.
[9] 박선호, "무선 LAN 시스템 설계와 측정", 국제 테크노 정보 연구소, 2002.
[10] K. C. Chen, "Medium access control of wireless LANs for mobile computing", IEEE Network, vol.8, no.5, Sep. 1994.

저 자 소 개



김 지 훈(金至薰)

1975년 2월 6일생. 2001년 동국대학교 공대 전기공학과 졸업. 2003년 동 대학원 전기공학과 졸업(석사).
Tel : (02)2260-3350
E-mail : pari@dgu.edu



안 도 량(安禱郎)

1972년 3월 3일생. 1997년 동국대 공대 전기공학과 졸업. 1999년 동 대학원 전기공학과 졸업(석사). 1999년~ 현재 동 대학원 전기공학과 박사과정
Tel : (02)2260-3350
E-mail : ahndr@dgu.edu



이 동 옥(李東旭)

1960년 10월 2일생. 1983년 서울대 공대 전기공학과 졸업. 1985년 동 대학원 전기공학과 졸업(석사). 1992년 미국 조지아 공대 전기공학과 졸업(공학박). 1992년~ 1993년 삼성SDS(주) 선임연구원. 1993년~ 현재 동국대 공대 전기공학과 부교수.
Tel : (02)2260-3350
E-mail : dlee@dgu.edu