

출력 스케줄링 기법을 이용한 멀티캐스트 스위치의 성능 개선

최영복[†] · 최종길[‡] · 김해근^{***}

요 약

본 논문에서는 HOL블록킹 현상과 데드락을 줄이기 위해 공유 메모리 스위치를 이용하고, 셀의 형태에 따라 유니캐스트 셀과 멀티캐스트 셀을 따로 저장하는 방법을 이용하여 셀의 부하를 줄이는 멀티캐스트 ATM 스위치를 제안한다. 제어부에서 출력 포트에 따라 셀을 스케줄링하여 공유메모리이면서 출력 버퍼의 효과도 같이 가진다. 뿐만 아니라 메모리의 빈 주소를 감시하면서 스케줄링의 우선 순위를 제어하고 메모리를 효율적으로 관리하여 트래픽의 양이 증가하더라도 손실되는 셀의 양이 크게 증가하지 않게 하였다. 제안한 스위치의 성능을 시뮬레이션을 통해 분석하여 그 유효성을 보였다.

Performance Improvement of the Multicast Switch using Output Scheduling Scheme

Young-Bok Choi[†], Jong-Kil Choi[‡] and Hae-Geun Kim^{***}

ABSTRACT

In this paper, we propose a multicast ATM switch that reduces traffic load by using the method of storing unicast cells and multicast cells separately according to the type of the cells. The switch is based on a shared memory type to reduce HOL blocking and deadlock. In the proposed switch, we use a control scheme that schedules stored cells to output ports to reduce the loss of traffic cells and to output effectively. We analyzed the performance of the proposed switch through the computer simulation and the results have shown the effectiveness of the switch.

Key words: multicast, ATM switch, shared memory, output scheduling

1. 서 론

B-ISDN(Broadband Integrated Services Digital Networks)은 HDTV, VOD, 온라인 화상회의, 고속 데이터 통신 등의 광범위한 서비스를 지원해야 한다. ATM(Asynchronous Transfer Mode)은 이러한 서비스를 효과적으로 지원하는 전송방식으로 1987년 ITU-T에 의해 채택되었다. ATM 스위치는 원격 영상회의, 분산 데이터 처리 등의 네트워크 응용분야에 요구되어

접수일 : 2002년 2월 14일, 완료일 : 2002년 12월 4일

[†] 정희원, 동명정보대학교 부교수

[‡] 현재 (주)마페정보 소프트웨어 개발부

^{***} 한국전자통신연구원 책임연구원

지는 멀티캐스트 연결을 유동성 있게 제공하여야 한다. ATM 망의 멀티캐스트 기능은 하나의 발신측에서 다수의 목적지로 동시에 전송하는 것이다.[1,2]

멀티캐스트 ATM 스위치는 이미 많은 연구가 이루어져있으나 가장 큰 문제점은 유니캐스트 셀과 멀티캐스트 셀을 복사망에 함께 전송함으로써 유니캐스트 셀에 추가적인 부하가 발생하고 또, 멀티캐스트 셀이 다른 셀과 충돌하여 손실되는 데드락 현상[3]이 발생한다. 이러한 멀티캐스트 셀의 손실은 결국 멀티캐스트 셀 복사 수만큼의 손실을 초래하여 스위치의 성능을 현저히 감소시키게 된다[4]. 따라서 이러한 데드락 현상을 줄이기 위해 다양한 복사망과 라우팅 알고리즘이 제안되었다[5-7].

본 논문은 우선 순위 제어에 유리한 공유 메모리에 유니캐스트 셀과 멀티캐스트 셀을 따로 저장하는 분산 처리 방법을 사용하였고, 출력은 저장된 셀이 원하는 출력 포트에 따라 출력 시키는 출력 스케줄링 기법을 이용하여 스위치의 성능을 향상시켰다. 그리고 제안한 스위치의 성능을 분석하기 위해, 베르누이 분포의 셀을 발생시키고 C언어를 이용한 시뮬레이션 기법으로 성능을 평가하였다.

2. 일반적인 공유메모리를 이용하는 ATM 스위치

본 장에서는 제안한 스위치의 설명에 앞서서 공유 메모리에서 셀을 출력할 때에 스케줄링 기법을 사용하지 않는 공유 메모리형 멀티캐스트 스위치[2,4,5]에 대해 설명한다.

2.1 스위치의 구조

공유메모리를 이용한 일반적인 멀티캐스트 스위치의 구조는 그림 1과 같이 유니캐스트 셀을 저장하고 처리하는 유니캐스트부와 멀티캐스트 셀을 저장하고 처리하는 멀티캐스트부를 가지며, 간단한 제어장치에 의해 출력 포트로의 셀을 원활하게 출력시키기 위해 일정량의 출력 버퍼를 가진다.




그림 1. 일반적인 스위치의 구조

2.2 스위치의 동작

입력부에서 들어오는 셀은 유니캐스트와 멀티캐스트 형태에 따라 각각의 공유메모리에 저장된다. 이때 멀티캐스트 셀은 복사되지 않은 상태로 저장된다.

출력 과정은, 매 타임 슬롯마다 먼저 유니캐스트 메모리에서 각 출력 포트를 목적지로 가지는 셀을 하나

씩 출력함으로써 최대 N (N : 출력 포트 개수)개의 셀을 출력 버퍼로 보내고, 또한 멀티캐스트 메모리에서 출력한 셀은 멀티캐스트 수만큼 복사하여 출력 버퍼로 보낸다. 이때, 매 타임 슬롯마다 양쪽 메모리에서 최대 $2N$ 개의 셀을 출력하여 출력 버퍼로 보낸다. 출력 버퍼로 보내진 셀은 최대 N 개는 출력 포트를 통하여 스위치 외부로 보내지고 나머지는 출력 버퍼에 저장된다.

3. 제안한 멀티캐스트 ATM 스위치

본 장에서는 출력 스케줄링 기법을 이용한 공유 메모리형 ATM 스위치 구조를 제안하고 그 동작을 설명한다.

3.1 스위치의 구조

그림 2는 제안한 멀티캐스트 스위치의 기본 구조이다. 스위치는 크게 셀 분리 및 저장부(CD, UCP, MCP, UM, MM), 스위치 제어부(switching control), 그리고 출력부(transporter)로 나뉜다.

스위치의 세부구조를 각 부분별로 설명한다.




그림 2. 제안한 스위치의 기본 구조

3.1.1 셀 저장 및 분리부

셀의 형태에 따라 유니캐스트 메모리와 멀티캐스트 메모리에 저장하고 셀의 정보를 스위치 제어부에 알려준다.

(1) CD(Cell Distributor) : 입력부에서 들어오는 셀의 형태에 따라 유니캐스트와 멀티캐스트 셀로 분리하여 UCP나 MCP로 셀을 보낸다.

(2) UCP(Unicast Cell Processor) : 셀을 유니캐스트 메모리에 저장하고, 저장된 셀의 메모리의 주소와

셀이 원하는 목적지를 스위치 제어부에 알려준다.

(3) MCP(Multicast Cell Processor) : 스위치 제어부의 부하를 줄이기 위해 셀을 원하는 복사 수만큼 복사하여 멀티캐스트 메모리에 저장하고, 저장된 셀의 메모리의 주소와 셀이 원하는 목적지를 스위치 제어부에 알려준다.

(4) UM(Unicast Memory) : 유니캐스트 셀을 저장한다.

(5) MM(Multicast Memory) : 멀티캐스트 셀을 저장한다.

3.1.2 스위치 제어부

그림 3은 스위치 제어부의 내부 구조이다.




그림 3. 스위치 제어부의 내부 구조

(1) SC(Scheduling Controller) : 트래픽의 양에 대한 한계부하를 결정하고, 유니캐스트 메모리와 멀티캐스트 메모리에 채워진 셀의 양을 감시하면서 양쪽 메모리 중 어디에 우선 순위를 둘지 결정한다. 여기서 한계부하는 우선순위를 결정하는 메모리 저장량의 경계치이다.(예, 메모리가 M이고, 입출력 포트가 N일 때 한계부하=M-N)

(2) Scheduler : 우선순위가 결정되면 메모리에 저장된 셀의 출력 포트 정보를 목적지 주소 테이블(UDAT, MDAT)에서 읽어 이에 따라 스케줄링을 한다.

(3) MR(Memory Reader) : 스케줄링한 셀을 메모리에서 읽어 들여 출력부로 셀을 보낸다. 셀이 출력부로 가면서 생기는 메모리의 빈 주소를 셀 분리 및 저장부(UCP, MCP)로 알려준다.

(4) UAT(Unicast Address Table) : 유니캐스트 셀이 어디에 저장되어 있는지 그 정보가 저장되어 있다.

(5) UDAT(Unicast Destination Address Table) : 유니캐스트 메모리에 저장되어 있는 셀의 출력 포트 정보를 저장하고 있다.

(6) MAT(Multicast Address Table) : 멀티캐스트 셀이 어디에 저장되어 있는지 그 정보가 저장되어 있다.

(7) MDAT(Multicast Destination Address Table) : 멀티캐스트 메모리에 저장되어 있는 셀의 출력 포트 정보를 저장하고 있다.

3.1.3 출력부

스위치 제어부에서 넘어오는 셀을 원하는 출력 포트로 출력한다. 제안 스위치의 출력부에는 버퍼가 존재하지 않는다.

3.2 스위치의 동작

스위치의 동작을 셀의 입력측과 출력측으로 나누어 설명한다.

3.2.1 셀의 입력 및 저장

셀이 분리부에 입력되면 셀의 형태에 따라 각 프로세서(UCP, MCP)에서 처리되어 유니캐스트 메모리와 멀티캐스트 메모리에 저장되고 셀의 정보는 스위치 제어부의 각 테이블(UAT, UDAT, MAT, MDAT)에 저장된다. 이때, 멀티캐스트 셀은 복사되어 저장된다.

셀의 입력 알고리즘은 다음과 같다.

입력 포트로 셀이 입력되면

If 셀이 유니캐스트 셀이면 유니캐스트 메모리에 셀을 저장한다.

Else If 셀이 멀티캐스트 셀이면 멀티캐스트 수만큼 복사하여 멀티캐스트 메모리에 셀을 저장한다.

3.2.2 셀의 출력

스위치 제어부의 스케줄링 컨트롤러(SC)는 먼저 트래픽량에 대한 한계 부하를 결정한 후 유니캐스트 메모리와 멀티캐스트 메모리에 저장된 양을 확인하여 한계부하에 도달한 메모리에 우선 순위를 부여한 후 스케줄링하고, 그렇지 않으면 주기적으로 우선 순위를 두어서 스케줄링 한다. 그리고 만약에 양쪽 메모리에 저장된 양이 한계부하 이상이면 멀티캐스트 메모리에

우선 순위를 둔다. 스케줄링을 할 때는 각 출력 포트마다 하나의 셀을 우선 순위인 메모리에서 스케줄링하고, 만약에 우선 순위의 메모리에서 해당 출력 포트를 목적지로 가지는 셀이 없을 경우 다른 메모리에서 해당 출력 포트를 목적지로 가지는 셀을 스케줄링 한다. 우선 순위에 따라 스케줄링된 셀은 UAT와 MAT의 정보를 이용하여 각 메모리에서 스케줄링된 셀을 추출하여 MR을 통해 셀이 원하는 출력 포트로 출력이 된다. 각 출력 포트마다 1개의 셀, 최대 N개의 셀이 출력되므로 출력 버퍼는 볼 필요 없다.

셀의 출력 알고리즘을 정리하면 다음과 같다.
각 메모리에 저장된 셀의 정보와 메모리 저장 상태를 확인한다.

If 멀티캐스트 메모리의 빈 공간이 N보다 적으면 멀티캐스트 메모리에 우선순위를 부여한다(N : 입출력 포트 수).

If 출력 포트에 해당하는 목적지를 가진 셀이 저장되어 있으면 멀티캐스트 메모리에서 스케줄링을 한다.
Else If 출력 포트에 해당하는 목적지를 가진 셀이 저장되어 있지 않으면 유니캐스트 메모리에서 스케줄링을 한다.

Else If 유니캐스트 메모리의 빈 공간이 N보다 적으면 유니캐스트 메모리에 우선순위를 부여한다.

If 출력 포트에 해당하는 목적지를 가진 셀이 저장되어 있으면 유니캐스트 메모리에서 스케줄링 한다.
Else If 출력 포트에 해당하는 목적지를 가진 셀이 저장되어 있지 않으면 멀티캐스트 메모리에서 스케줄링을 한다.

Else 멀티캐스트 메모리와 유니캐스트 메모리에 주기적으로 우선 순위를 부여해 스케줄링 한다.

If 출력 포트에 해당하는 목적지를 가진 셀이 우선순위 메모리에 저장되어 있으면 해당 메모리에서 스케줄링을 한다.

Else If 출력 포트에 해당하는 목적지를 가진 셀이 저장되어 있지 않으면 다른 메모리에서 스케줄링을 한다.

3.3 제안한 스위치의 특징

성능을 개선하기 위하여 제안한 스위치의 특징을 정리하면 다음과 같다.

(1) 셀의 형태에 따라 분산 저장

입력부로 들어오는 셀의 형태에 따라 각각 분산 저

장시켜 유니캐스트 셀의 추가 부하를 줄여 처리 속도를 향상시키고 데드락 현상을 없앤다.

(2) 공유메모리를 이용

저장부에는 공유메모리를 이용하여 셀을 저장하고 스케줄링을 용이하게 한다.

(3) 출력 스케줄링 기법의 이용

메모리에 저장되어 있는 셀의 출력 정보를 이용하여 스케줄링하여 효율적인 메모리 관리를 가능하게 한다.

(4) 능동적인 우선 순위 스케줄링

기본적으로 멀티캐스트 메모리와 유니캐스트 메모리에 주기적으로 우선 순위를 부여하여 스케줄링하고, 또 메모리의 저장상태에 따라 우선 순위를 다르게 부여하는 능동적인 우선 순위로 한정된 메모리의 이용을 극대화시켜서 메모리의 이용 효율을 높인다.

4. 스위치의 성능 분석

제안한 스위치의 성능을 분석하기 위해 시뮬레이션을 통해서 메모리 비율에 따른 손실율과 지연시간의 성능을 알아보고 또 일반적인 공유메모리를 이용한 멀티캐스트 스위치와 비교 분석하였다. C언어를 이용하여 시뮬레이터를 구현하고 제안 스위치의 성능 개선을 분석하였다.

4.1 분석 모델

스위치의 입력포트에서의 셀 도착은 베르누이 분포를 따르고, 입력 포트로 들어오는 모든 셀을 ATM 고정길이 셀로 가정한다. 입력 포트에 셀이 들어올 경우, 셀 형태와 멀티캐스트 셀 일 경우 원하는 복사 수, 그리고 셀의 목적지 주소에 대한 확률 분포는 모두 균일분포를 따른다고 가정한다.

4.1.1 시뮬레이션 파라미터

성능 분석을 하기 위한 각 파라미터는 다음과 같이 정한다.

- 총 시뮬레이션 시간: 1000000(time slot)
- 입출력 노드 수: 8
- 스위치의 총 메모리 수: 128
- 입력된 셀이 멀티캐스트 일 확률: 0.5
- 멀티캐스트 셀의 복사 수: 평균 2.5

4.1.2 시뮬레이션

(1) 입력 시뮬레이션

시뮬레이션이 실행되면 슬롯마다 각 입력 포트에서 베르누이 분포를 따르는 셀이 생성되어 랜덤으로 셀의 형태, 셀의 목적지, 셀이 멀티캐스트일 경우의 복사수를 결정하여 유니캐스트 메모리와 멀티캐스트 메모리에 저장되게 된다. 그림 4는 입력 시뮬레이션 과정의 순서도를 나타내며 동작은 다음과 같다.

- 시뮬레이션이 시작하면 시뮬레이션 시간과 셀 도착율을 결정한다.
- 시뮬레이션이 작동하면서 내부실행시간을 증가시킨다.
- 난수로 지수분포시간을 정하고 그 수와 셀 도착율을 비교하여 셀의 도착여부를 결정한다.
- 셀이 도착하면 유니캐스트와 멀티캐스트를 구분하여 입력 포트 수(M)만큼 반복하여 처리한다.
- 입력 포트 수만큼 반복하여 셀을 처리한 후에 출력 시뮬레이션으로 넘어간다.




그림 4. 입력 처리 순서도

(2) 출력 시뮬레이션

슬롯마다 먼저 유니캐스트 메모리와 멀티캐스트 메모리에서 저장된 셀의 양을 체크하여 우선순위를 결정하며, 우선순위를 가지는 메모리에서 각 출력 포트를 목적지로 가지는 셀들을 출력하게 된다. 그림 5는 출력 시뮬레이션 과정의 순서도를 나타내며, 흐름은 다음과 같다.

- 출력 시뮬레이션을 시작하면서 처리하는 시뮬레이션 시간을 증가시킨다.
- 메모리에 저장된 셀을 메모리의 저장상태에 따라 유

니캐스트 메모리 및 멀티캐스트 메모리에서 처리 한다.

- 셀 처리를 출력 포트 수(M)만큼 반복한다.
- 셀 처리가 다 끝나면 진행된 시뮬레이션 시간과 총 시뮬레이션 시간을 비교하여 총 시뮬레이션 시간과 같으면 원하는 데이터를 출력한다.
- 진행된 시뮬레이션 시간이 총 시뮬레이션 시간보다 적으면 입력 시뮬레이션으로 가서 셀을 발생시키고 입력 시뮬레이션이 작동한다.




그림 5. 출력 처리 순서도

4.2 결과 및 검토

다음은 분석 모델 파라미터 값을 이용하여 메모리 변화에 따른 손실율 및 지연시간을 일반적인 공유메모리를 이용한 멀티캐스트 스위치의 성능과 비교 분석하였다.

그림 6은 일반적인 스위치와 제안한 스위치를 비교하였다. 유효 부하가 낮을 때(0.7~0.8)는 일반적인 스위치와 제안한 스위치가 거의 10^4 배로 제안한 스위치




그림 6. 일반 스위치와 손실 비교

의 성능이 좋고, 높은 부하일 때(0.8~)에도 10²배에서 10배의 차이로 우수함을 보인다.

그림 6에서 8buf와 12buf는 각각 일반적인 스위치의 출력 포트당 가지는 버퍼의 수이다. 그리고 48mul과 64mul는 각각 제안한 스위치의 멀티캐스트 메모리 수이다.

그림 7은 일반적인 스위치와 제안한 스위치의 지연을 비교하였다. 낮은 부하일 때(~0.8)는 거의 지연이 1~2(slot)으로 두 스위치가 낮은 지연을 보이고 높은 부하일 때(0.8~)에도 12(slot)정도의 지연을 보이고 일반적인 스위치와는 4(slot)정도의 차이를 보이지만 손실을 감안하여 비교하였을 때 매우 향상된 지연을 보인다.




그림 7. 일반 스위치와 지연 비교

그림 8은 메모리 비율에 따른 총손실율을 보여주는 데, 멀티캐스트에 더 많은 비율을 두는 것보다 유니캐스트에 더 비율을 많이 두는 것이 부하가 높아 질수록 상대적으로 손실이 적어진다. 그 중에서도 메모리 비율이 48mul이 가장 안정적인 성능을 보인다. 그 이유는 멀티캐스트에 우선 순위를 두어서 스케줄링을 하




그림 8. 제안한 스위치의 손실율

기 때문에 부하가 증가하더라도 멀티캐스트 메모리에 많은 비율을 두지 않아도 된다는 것을 의미한다.

그림 9는 메모리 비율에 따른 총지연을 보여준다. 부하가 낮을 때는 메모리 비율에 상관 없이 4~7(slot) 정도의 지연이 생기다가 부하가 높아지면 메모리 비율에 따라 최대 5(slot)~10(slot)정도의 지연 차이를 보인다. 이것은 손실의 차이 때문에 생기는 지연시간의 차이로 생각되어진다.




그림 9. 제안한 스위치의 지연

그림 10은 메모리 비율에 따라 달라지는 유니캐스트 손실과 멀티캐스트 손실을 비교하였다. 낮은 부하일 때는 유니캐스트 손실이 멀티캐스트 손실보다 적게 생기지만 부하가 높아질수록 멀티캐스트 손실 증가가 낮아져 부하가 0.9에 이르러서는 유니캐스트 손실이 멀티캐스트 손실보다 많아진다. 그 이유는 부하가 증가되면 스케줄링 우선 순위가 멀티캐스트 메모리 쪽으로 가게 되므로 멀티캐스트 셀의 손실율은 상대적으로 점점 떨어지고 또 그만큼 유니캐스트 셀의 손실율이




그림 10. 유니캐스트와 멀티캐스트의 손실 비교

증가하게 되기 때문에 부하가 증가됨에 따라 손실율의 증가가 반전되게 된다.

그림 11은 메모리 비율에 따른 유니캐스트 지연과 멀티캐스트 지연을 비교하였다. 유니캐스트 지연은 부하의 증가에 따라 지연이 큰 폭으로 증가하나 멀티캐스트 지연은 부하의 증가에 비해 지연의 증가는 점점 적어진다. 일반적으로 보면 유니캐스트에 적은 비율을 둔 스위치가 손실율이 많아지더라도 지연 시간도 길어지게 된다. 이런 이유로 우선 순위를 제어함에 따라 발생하는 현상이다.




그림 11. 유니캐스트와 멀티캐스트의 지연 비교

5. 결 론

본 논문에서는 공유메모리를 사용하고 셀의 분리저장 방식과 출력 스케줄링 기법을 이용한 멀티캐스트 ATM 스위치를 제안하였다. 제안한 스위치는 공유메모리를 이용하여 HOL 블록킹 현상 및 데드락 현상을 줄이고, 셀의 형태에 따라 분산 저장함으로써 셀의 오버헤드를 줄이고 셀 저장 처리 시간을 줄였다. 출력 포트에 따라 셀을 스케줄링하여 공유메모리이면서 출력 버퍼의 효과도 같이 가진다. 뿐만 아니라 메모리의 빈 주소를 감시하면서 스케줄링의 우선 순위를 제어하여 메모리를 효율적으로 관리하여 트래픽의 양이 증가하더라도 손실되는 셀의 양이 크게 증가하지 않게 하였다. 그리고, 부하가 증가하면서 멀티캐스트 셀의 손실율이 유니캐스트 손실율보다 적어짐을 보여준다. 그

이유는 메모리에 셀이 일정량 이상 증가하면 멀티캐스트 메모리에 우선 순위를 두어 스케줄링을 하기 때문이다. 이렇게 함으로써 전체 스위치의 성능을 향상 시킬 수 있다.

앞으로의 과제는 스위치의 손실이 줄어들면 그 만큼 지연이 길어지는데 이를 더 향상시키는 스케줄링 기법의 연구가 필요하겠다.

참 고 문 헌

- [1] M. Ali and H. Mguyen, A neural network implementation of input access scheme in a high-speed packet switch, Proc. Of Globecom89, pp.1192-1196, 1989.
- [2] 이병천, 정재일, 박일섭, 공간 분할 방식과 공유 메모리 방식을 이용한 멀티캐스트 ATM 스위치 설계., 한국통신학회논문지, Vol.23, No.3, pp. 725-733. 1998, 3.
- [3] Sung C. Liew, A General Packet Replication scheme for Multicasting with Application to Shuffle-Exchange Networks, IEEE Trans. on Commun., Vol.44, No.8, pp.1024-1033, Aug. 1996.
- [4] 이일영, 조양현, 오영환, ATM 멀티캐스트 스위치의 성능 향상을 위한 연구, 한국통신학회논문지, Vol.24, No.12A, pp.1922-1931, 1999, 12.
- [5] Jin li and Chunlan Wu, Design and Implementation of a Multicast Buffer ATM Switch, proceedings of 1995 International conference on Network protocols, Nov. 1995.
- [6] C. S. Raghavendra, Xiaoqiang Chen and Vijay P. Kumar, A two Phase Multicast Routing Algorithm in Self-Routing Multistage Networks, 1995 IEEE International Conference on Communication, Vol.3, pp. 1612-1618, 1995.
- [7] 박재형, 윤현수, 다단계 상호연결망에서 제한 부호화를 이용한 재귀적 멀티캐스트 알고리즘. 정보과학회논문지(A) 제24권 제7호, pp.667-674, 1997. 7.



최 영 복

1984년 경북대학교 전자공학과
(공학사)
1988년 경북대학교 대학원 전자
공학과 (공학석사)
1996년 오사카대학 대학원 통신
공학과 (공학박사)
1984년~1985년 LG전자 가전연
구소 연구원
1985년~1992년 한국전자통신연구원(ETRI) 선임연구원
1996년~현재 동명정보대학교 부교수
관심분야 : 초고속 통신망, 광 인터넷, 네트워크 보안



최 종 길

2001년 동명정보대학교 정보통
신공학과 (공학사)
2001년 현재 (주)마파정보 소프트
웨어 개발부

관심분야 : 통신 네트워크, 소프트웨어 엔지니어링



김 해 균

1977년 경북대학교 전자공학과
전자공학전공 (공학사)
1983년 연세대학교 전자공학과
전자공학전공 (공학석사)
1994년 미국 University of South
Florida 전기공학과 (공학
박사)
1980~현재, 한국전자통신연구원

책임연구원

관심분야 : 광 인터넷, 초고속 통신망
Email : hgkim@etri.re.kr

교신저자

최 영 복 608-711 부산시 남구 용당동 535 동명정보대
학교 정보통신공학과