

MOS 구조에서의 원자층 증착 방법에 의한 Ta_2O_5 박막의 전기적 특성에 관한 연구

論文

52C-4-2

A Study on the Electrical Properties of Ta_2O_5 Thin Films by Atomic Layer Deposition Method in MOS Structure

李炯錫** · 張珍培* · 林長權* · 河萬孝* · 金陽滾** · 宋檉勉** · 文炳武***
(Hyung-Seok Lee · Jin-Min Chang · Jang-Kwon Lim · Man-Hyo Ha · Yang-Su Kim · Jeong-Myeon Song · Byung-Moo Moon)

Abstract – In this work, we studied electrical characteristics and leakage current mechanism of Au/ Ta_2O_5 /Si MOS(Metal-Oxide-Semiconductor) devices. Ta_2O_5 thin film (63 nm) was deposited by ALD(Atomic Layer Deposition) method at temperature of 235 °C. The structures of the Ta_2O_5 thin films were examined by XRD(X-Ray Diffraction). From XRD, It is found that the structure of Ta_2O_5 is single phase and orthorhombic. From capacitance-voltage (C-V) analysis, the dielectric constant was 19.4. The temperature dependence of current density-electric field (J-E) characteristics of Ta_2O_5 thin film was studied at temperature range of 300 ~ 423 K. In ohmic region (<0.5 MV/cm), the resistivity was 2.4056×10^{14} ($\Omega \cdot \text{cm}$) at 348 K. The Schottky emission is dominant at lower temperature range from 300 to 323 K and Poole-Frenkel emission is dominant at higher temperature range from 348 to 423 K.

Key Words: Metal-Oxide-Semiconductor capacitor (MOS 커패시터), Atomic Layer Deposition Method (원자층 증착 방법), Scanning Electron Microscopy (주사 전자 현미경), X-Ray Diffraction(X선 회절)

1. 서 론

정보산업사회를 맞이하여 정보와 지식이 고부가 가치 창출의 원천이 된 '지식주도경제'로의 변화를 맞이하고 있다. 구 산업사회가 동력을 이용한 기계화 기술에서 비롯된 반면, 정보 산업사회는 통신, 컴퓨터 등의 복합 정보기술을 발전의 원동력으로 하고 있다. 이런 변화 속에서 반도체산업, 그 중에서도 DRAM(Dynamic Random Access Memory)으로 대표되는 메모리 사업은 정보화산업의 눈부신 발달과 더불어 고속·고용량 데이터처리를 위한 변화의 선두에 서 있다.

따라서 초고집적회로(ULSI)개발을 위한 DRAM과 같은 기억소자에서의 고집적화와 미세화는 필연적인 과정이고 이에 따라 단위 기억소자 내의 게이트 절연막에 대한 미세화, 축소화에 대한 요구는 더욱 엄격하게 되었다. 하지만 DRAM의 충분한 정전용량(capacitance) 값을 위한 방안으로 기억용 박막 커패시터 면적을 증가시키는 방법은 한계에 다다랐으며[1], 기존의 산화공정에 의한 SiO_2 박막화는 상대적으로 작은 유전상수로 인해 집적화가 진행될수록 한계에 이르게 되었다. 이러한 문제의 대안으로 고유전율을 가진 새로운 DRAM 커패시터용 박막물질의 개발이 필요하게 되었고, 이

에 SiO_2 를 대체하기 위한 Al_2O_3 , Ta_2O_5 , TiO_2 , ZrO_2 등의 물질이 활발히 연구되고 있다[2]. 그 중에서도 가장 좋은 물질로서 Ta_2O_5 (tantalum pentoxide) 산화막이 연구되고 있다.

Ta_2O_5 는 비유전율이 약 20~25 정도로 SiO_2 (3.8)에 비해 6배 정도 크고, Si_3N_4 (7)보다도 3배 이상이 크다. 이러한 Ta_2O_5 박막의 증착 방법으로는 양극산화 방법[3], 탄탈륨 박막을 열 산화시키는 방법[4, 5], 반응 스퍼터링 증착방법[6], CVD 방법[7, 8], 고주파 마그네트론(RF-magnetron) 스퍼터링법[9, 10], 졸겔(Sol-Gel)법[11] 등이 있으나, 대부분의 경우 누설전류가 크고 내압이 낮아 실용화에 장애요인을 가지고 있어 이를 개선하기 위한 연구가 활발히 진행되고 있다.

본 연구에서는 $Ta(OC_2H_5)_5$ 를 전구체로 사용하여 p-형 실리콘 위에서 ALD (Atomic Layer Deposition)방법으로 증착된 샘플을 MOS 구조에서 게이트 유전막으로 사용가능성에 대한 전기적, 물리적 특성을 분석해 보았다. 먼저 Ta_2O_5 의 결정성과 방향성의 분석을 위해 XRD (X-Ray Diffractometer)를 이용하였으며, 표면의 분석을 위해 SEM(Scanning Electron Microscopy)를 사용하였다. 또한, 주파수의 변화에 따른 C-V특성을 알아보았고, 이를 통해 Ta_2O_5 의 유전상수(dielectric constant)를 확인하였다. 300 K에서 423 K까지의 온도의 변화에 따른 누설전류 특성을 살펴보았으며, 누설 전류에 대한 구체적 해석을 위해 Ta_2O_5 의 전기 전도 기구로 해석되고 있는 Schottky 전도기구[12]와 Pool-Frenkel 전도 기구[13]를 통해 온도의존성을 알아보았다.

* 非會員 : 高麗大學校 電氣工學科 碩士課程

** 非會員 : 高麗大學校 電氣工學科 博士課程

*** 正會員 : 高麗大學校 電氣工學科 教授

接受日字 : 2002年 10月 15日

最終完了 : 2003年 1月 23日

2. 실험

2.1 Ta₂O₅ 박막의 제작

본 연구에서는 플로형 원자층 증착법(flow-type atomic layer deposition method)를 사용하여 Ta₂O₅ 박막을 제작하였다. 실험에 사용된 플로형의 반응로 장비는 그림1에 나타내었다.

반응로는 직경이 51 mm로 된 외부의 스테인리스 스틸 반응관과 직경이 40mm, 36mm로 된 내부의 석영관으로 구성되어 있다. 뒤의 튜브는 전구체 입구와 함께 증착영역(deposition zone)과 연결되며 원뿔형으로 구성되어 있다.




그림 1 플로형 ALD 반응로 장비의 개략도

Fig. 1 Schematic diagram of the flow-type ALD reactor.

전구체들은 0.1초 이내로 전구체 펄스를 on/off 할 수 있는 마이크로프로세서를 통해서 주입가스 안으로 넣었다. 실험에 사용 된 반응로는 각각의 실험에 대해 사용할 수 있는 전구체 한계로 인하여 2원 화합물만 증착할 수 있었다. 하지만, 반응로의 디자인은 각 실험에 대해 증착영역에 다른 기판을 놓는 것이 가능하였다. 반응로는 증착 메커니즘의 in-situ 연구를 위한 QCM(quartz crystal microbalance) 연결이 가능하다는 또 하나의 장점을 가지고 있다.

P-형 Si(100) 기판 위에 증착된 Ta₂O₅박막은 235°C의 증착온도에서 기화된 O₂와 Ta(O₂C₂H₅)₅를 사용하였고 운반ガ스로는 고순도의 Ar가스를 사용하였다. Ta₂O₅는갓 증착된 상태에서 증착 방식에 관계없이 모두 비정질 상태를 유지하는데 후열 처리과정이나 전기적 성질을 개선시키기 위한 산소분위기 열처리 과정에서 결정화가 일어난다[11]. 이에 550°C에서 후열처리를 하였다. Ta₂O₅의 두께는 a-step Profiler meter(Tencor, a-step 200)으로 사용하였으며, Ta₂O₅ 필름이 증착되지 않게 한 시료의 edge부분을 측정한 결과, 박막의 두께는 63nm였다. 또한 기판으로 사용된 Si의 저항은 6.8~9.2 ohm·cm였으며, 두께는 525±50μm였다.

2.2 측정

1) 물성특성

Ta₂O₅ 박막의 결정화 특성을 알아보기 위하여 XRD

(SIMENS, D500)를 사용하였다. 2θ 20°에서 80°의 회절범위, 스텝크기는 0.05, 스텝폭은 5(s)로 지정한 상태에서, grazing incidence technique를 사용해서 박막 성장의 단면을 볼 수 있었다. 또한, 박막의 표면구조 상태를 알아보기 위하여 SEM(Hitachi, S-900)을 사용하였다.

2) 전기적 특성

Ta₂O₅ 박막의 전기적 특성을 알아보기 위하여 열증착기를 사용하여 금(Au)으로 상부/하부 전극을 증착하였다. 전극 공정 과정 중에 사용된 새도 마스크의 면적은 $2.38 \times 10^{-3} \text{ cm}^2$ 이다. 이에 대한 MOS(Metal-Oxide-Semiconductor) 구조를 그림 2에 나타내었다.

C-V 특성을 측정하기 위하여 precision LCR meter(HP 4284A)를 사용하였으며, C-V측정에서 정전용량의 변화를 관측하기 위해서 주파수를 1 kHz에서 100 kHz 범위에서 측정하였고, -15V에서 15V의 dc 바이어스를 인가하여 LCR 미터로 정전용량을 측정하였다.




그림 2 Au/Ta₂O₅/Si MOS 커패시터의 개략도

Fig. 2 Schematic diagram of Au/Ta₂O₅/Si MOS structure.

또한, I-V 특성은 일렉트로미터(programmable Keithley 6517A)를 사용하였다. 측정에 사용된 전압의 범위는 0~5(V)였고, 지연시간은 10초로 하였다. 시료를 프로브 스테이션과 연결 된 가열판 위에 올려놓고, 상온(25°C)에서 150°C까지 온도를 변화시켜 측정하였다.

3. 결과 및 고찰

3.1 물리적 특성

그림3은 p-Si(100)위에 약 63nm의 Ta₂O₅ 박막을 원자층 증착 방법으로 플로형의 반응로에서 얻은 시편의 XRD 패턴이며, grazing incidence technique를 사용해서 측정을 하였다. 그림 3에서 (001), (110), (111), (002), (020), (202)에서 피크가 나타났고, 사방정계의 전형적인 형태로써 본 실험에서 제작한 박막의 결정화가 잘 이루어지고 있음을 알 수 있다.




그림 3 Grazing incidence technique를 이용하여 235°C에서 Si기판 위에 형성된 Ta₂O₅ 산화막의XRD θ-2θ 스펙트럼

Fig. 3 X-Ray diffraction θ-2θ spectrum for Ta₂O₅ film deposited at 235°C on Si substrate by using grazing incidence technique

P-형 Si 기판 상에 형성된 Ta₂O₅ 박막의 표면 구조를 알아보기 위하여 주사 전자 현미경을 통하여 박막의 표면 구조를 살펴보았다. 그림 4에 그 결과를 나타내었다.




그림 4. 235°C에서 Si 기판위에 형성된 Ta₂O₅ 박막의 표면구조
Fig. 4. Surface morphology of Ta₂O₅ film deposited at 235°C on Si substrate

3.2 전기적 특성

그림 5는 Au/Ta₂O₅/Si MOS 커패시터의 주파수에 따른 C-V 특성을 보여주고 있다. MOS 커패시터에서 C-V특성은 각각 1, 10, 100 kHz에서, 고주파수 특성에 맞는 결과를 보여

주고 있다[14]. 한편 전압의 범위를 -15V에서 15V까지 지정하여 C-V 측정을 수행하였다. 측정결과, 주파수에 따른 C-V의 변화는 적었으며, 최대 커패시턴스로부터 Ta₂O₅의 유전상수를 다음 식으로부터 구할 수가 있었다[11].

$$C = \frac{\epsilon_0 \epsilon_{eff} A}{d} \quad (1)$$

여기에서 ϵ_0 : 전공중의 유전율(8.85×10^{-14}) [F/cm], ϵ_{eff} : 유효유전율, C는 최대 정전용량으로 $650[\mu F](650 \times 10^{-12} [F])$, A는 전극의 면적 (2.38×10^{-3}) [cm^2]이고, d는 박막의 두께로 $63nm(63 \times 10^{-7} cm)$ 이다.

위의 식으로부터 Ta₂O₅의 유효 유전율은 약 19.4이었다. 이는 일반적으로 알려진 Ta₂O₅의 유효 유전율이 20-25인 것과 비교할 때 약간의 유전율의 감소는 Si 기판과 Ta₂O₅막 사이에 Ta, Si 및 O 원자들의 화합물로 이루어진 어떤 종류의 천이층이 형성되고 이 천이층의 존재로 인해 막두께 감소에 따른 유전율 감소 효과[15]가 나타난 것으로 예상이 된다.

그림에서 보여주고 있는 것처럼 기판의 온도가 증가함에 따라 누설전류가 증가하고 있으며, 전계가 0.5 MV/cm이하인 영역에서는 전류와 전압이 비례하는 저항성 영역(ohmic region)으로 설명할 수 있다[11]. 전계가 0.5 MV/cm 저항성 영역에서 비저항률을 구하면, $2.4056 \times 10^{14} \Omega \cdot cm$ (348K)가 나온 것을 알 수 있었다. 0.5 MV/cm 이상의 고전계 영역에서는 Ta₂O₅ 박막의 누설전류전도기구 해석방법으로 주로 사용되고 있는 Poole-Frenkel 전도 기구와 Schottky 전도 기구 등의 해석방법[12, 13]으로 온도의존성의 관계를 설명해 보았다. 물질의 굴절률(relative index)을 n이라 할 때 다음과 같은 관계가 성립한다[14, 15].

$$\epsilon_{opt} = n^2 \quad (2)$$

이 때 ϵ_{opt} 를 동유전율(Dynamic Dielectric Permittivity)라고 한다. Ta₂O₅의 굴절률 n은 1.88에서 2.39의 값[17]을 가지고 있다. 위의 식을 통해 이상적인 Ta₂O₅의 동유전율은 3.534-5.71 임을 알 수 있다.

Schottky 방출을 보여주기 위하여 전류밀도에 세미로그를 취했으며, 전계에는 루트를 취해서 그림 7에 나타내었다. 실험으로 얻어진 I-V 특성은 다음의 식에서 보여주는 것처럼 $\ln J - E^{1/2}$ 으로 나타내어졌다[18].

$$\ln\left(\frac{J_{SC}}{A^* T^2}\right) = -\frac{q\Phi_B}{kT} + \frac{q}{kT} \sqrt{\frac{qE}{4\pi\epsilon_0\epsilon_{opt}}} \quad (3)$$

A^* 는 리차드슨 상수(Richardson constant), Φ_B 는 장벽높이(barrier height), E는 Au 전극과 Ta₂O₅ 막 경계에 가해진 전계, k는 볼츠만 상수, ϵ_{opt} 는 동유전율, ϵ_0 은 전공중의 유전상수이다.

이와 비슷한 방법으로 Ta₂O₅ 막의 Poole-Frenkel Mechanism 특성을 확인하기 위한 방법으로 전류밀도에 세미로그를, 전계에는 루트를 취해서 그림 8에 나타내었다[14].

$$\ln(J_{PF}/E) = -\frac{q\Phi_B}{kT} + \frac{\sqrt{qE/\pi\epsilon_0\epsilon_{opt}}}{kT} \quad (4)$$

여기서, Φ_B 는 장벽높이, E는 Au 전극과 Ta₂O₅ 막 경계에 가해진 전계, k는 볼츠만 상수, ϵ_{opt} 는 동유전율, ϵ_0 은 전공중

의 유전상수이다.

그림 7에 나타낸 것처럼 Schottky 방출 전도기구에서는 300~323 K에서 굴절률에 따른 동유전율 값이 이상적인 값에 더 근사한 값을 보여주었다.

또한 그림 7로부터 Schottky 장벽의 높이는 0.99 eV가 나왔으며, 이때의 온도는 323 K 이었다. 그리고 그림 8에 나타낸 것처럼 Poole-Frenkel 방출 전도기구에서는 348~423 K에서 이상적인 값에 더 근사한 값을 보여주었다.




그림 5 Au/Ta₂O₅/Si MOS 커패시터의 주파수 변화에 따른 C-V 특성
Fig. 5 C-V characteristics of an Au/Ta₂O₅/Si MOS capacitor at various frequency




그림 6. 온도 변화에 따른 Au/Ta₂O₅/Si MOS 구조의 J-E 특성
Fig. 6. J-E characteristics of Au/Ta₂O₅/Si MOS Structure at various temperature




그림 7 온도 변화에 따른 Au/Ta₂O₅/Si MOS 구조의 Schottky 방출 전도기구

Fig. 7 Schottky emission plot for an Au/Ta₂O₅/Si MOS Structure at various temperature




그림 8 온도 변화에 따른 Au/Ta₂O₅/Si MOS 구조의 Poole-Frenkel 방출 전도기구

Fig. 8 Poole-Frenkel emission plot for an Au/Ta₂O₅/Si MOS structure at various temperature

4. 결 론

Ta₂O₅를 ALD법에 의해 박막을 제작하였고, 이 박막이 MOS 구조에서 게이트 유전막으로 사용 가능한지에 대한 물성 및 전기적 특성을 고찰하였으며, 다음과 같은 결론을 얻었다.

1. 235°C에서 증착된 Ta₂O₅의 박막은 XRD의 관찰 결과 (001) 면과 (110) 면 등이 성장하는 전형적인 Orthorhombic 형태를 보여주었다.
2. Au/Ta₂O₅/Si MOS 구조의 C-V의 측정 결과로부터 유전상수 값을 계산해 본 결과, Ta₂O₅의 유전상수는 약 19.4를 얻었다. 이는 일반적으로 알려진 Ta₂O₅의 유전상수인 20~25인 것[5]와 비교할 때 근사한 값을 유도한 것으로 사료된다.
3. 온도의 변화에 따른 Au/Ta₂O₅/Si MOS 커패시터의 전기적 특성을 분석해 본 결과, 온도가 300 K에서 423 K 까지 증가함에 따라 누설전류가 증가하는 것을 알 수 있었고, 저항 영역(< 0.5MV/cm)에서 비저항을 구하면, 2.4056 × 10¹⁴(Ω · cm) (348 K)이 나온 것을 알 수 있었으며, 0.5MV/cm 이상의 전계에서의 측정 결과 300~323 K의 낮은 온도에서는 Schottky 방출 전도기구가, 348~423 K에서는 Poole-Frenkel 방출 전도기구가 더 지배적인 누설전류 전도 기구임을 확인할 수 있었다.

참 고 문 헌

- [1] H. Shinriki, Y. Nishioka, Y. Ohji, and K. Mukai, "Oxidized Ta₂O₅/Si₃N₄ dielectric films on poly crystalline Si for DRAM's", IEEE Trans. Electron Devices. Vol.36, No.2, pp.328~332, 1989
- [2] 유병곤, 유종선, "신재료 고유전율/강유전체 박막의 기술 개발 동향", Journal of the Korean Institute of Electrical and Electronic Material Engineers. Vol.14, No.12, pp.22~29, 2001
- [3] S.G. Byeon and Y. Tzeng, "Charge trapping/generation and reliability for high-performance tantalum oxide capacitors", J. Appl. Phys. Vol.66, pp.4837~4842, 1989.
- [4] G.S. Oehrlein, F.M. d'Heurle, and A. Reisman, "Some properties of crystallized tantalum pentoxide thin films on silicon", J. Appl. phys. Vol.55, pp.3715~3723, 1984

- [5] D. Spassov and E. Atanassova, "Thermal Ta₂O₅ Films as a gate insulator for thin film capacitors", Int. J. Electronics, Vol.84, pp.453-466, 1998
- [6] Shin-ichiro Kimura, Yasuhiro Nishioka, Akira Shintani and Kiichiro Mukai, "Leakage Current Increase in Amorphous Ta₂O₅ Films Due to Pinhole Growth during Annealing Below 600°C", J. Electrochem Soc. Vol.130, pp.2414-2418, 1983
- [7] S.C Sun and T.F. Chen "Reduction of Leakage current in Chemical-Vapor Deposited Ta₂O₅ Thin Films by Furnace N₂O Annealing", IEEE Trans. Electron Devices., Vol.44, pp.1027- 1029, 1997
- [8] G.Q. Lo, D.L. Kwong, S. Lee, "Metal-oxide-semiconductor characteristics of chemical vapor deposited Ta₂O₅ Films", Appl. Phys. Lett., Vol.60, pp.3286-3288, 1992
- [9] Y. Nishioka, N. Horima, H. Shinriki, K. Yamaguchi, A. Uchida, K. Higeta, and K. Ogiue, "Ultra-Thin Ta₂O₅ Dielectric Film for high-speed bipolar memories", IEEE Trans. Electron Devices., Vol.34, pp.1957-1962, 1987
- [10] Susumu Shibata, "Dielectric constants of Ta₂O₅ thin films deposited by r.f sputtering", Thin Solid films, Vol.277, pp.1-4, 1996
- [11] Young-kag Yoo, "The Electrical conduction and Optical Properties of Ta₂O₅ Thin Films by Sol-Gel Method", Journal of the Korean Institute of Electrical and Electronic Material Engineers. Vol.13, No.7, pp.575-582, 2000
- [12] Kwan C. Kao and Wei Hwang, "Electrical Transport in Solids", Pergamon Press, 198113.
- [13] Fu-Chien Chiu, Jenn-Jenn Wang, Joseph Ya-min Lee, and shich Chuan Wu, "Leakage currents in amorphous Ta₂O₅ thin films", J. Appl. Phys. Vol.81, pp.6911-6915, 1997
- [14] S.M. Sze, "Physics of Semiconductor Devices", John&Wiley & Sons, 198115. 김창덕, 이승환, 김종관, 이동희, 성영권 "레이저 CVD법에 의한 고품질 Ta₂O₅ 박막의 퇴적과 그 특성", J. ENG. SCI. & TECH., Vol.33, pp.37-42, 1996
- [14] S.M. Sze, "Physics of Semiconductor Devices", John&Wiley & Sons, 1981
- [15] 김창덕, 이승환, 김종관, 이동희, 성영권 "레이저 CVD법에 의한 고품질 Ta₂O₅ 박막의 퇴적과 그 특성", J. ENG. SCI. & TECH., Vol.33, pp.37-42, 1996

지자소개



이형식 (李炯錫)

1975년 12월 10일생. 2000년 고려대학교 전기·전자·전파공학부 졸업. 2002년 동대학원 전기공학과 졸업(공석). 2002년 동대학원 전기공학과 박사과정
Tel : 02-3209-3689, Fax : 02-921-2098
E-mail : hsrookie@hanmail.net



장진민 (張珍璿)

1978년 9월 12일생. 2001년 충남대학교 전기공학과 졸업. 2001년~현재 고려대학교 대학원 전기공학과 석사과정
E-mail : jinmin2@hanmail.net



임장권 (林長權)

1979년 2월 17일생. 2001년 조선대학교 전기공학과 졸업. 2001년~현재 고려대학교 대학원 전기공학과 석사과정
E-mail : neo781017@korea.ac.kr



하만효 (河萬孝)

1973년 10월 7일생. 2000년 동국대학교 반도체과학과 졸업. 2002년~현재 고려대학교 대학원 전기공학과 석사과정
E-mail : hamah73@hanmail.net



김양수 (金陽洙)

1951년 10월 25일생. 1997년 삼척대학교 전기공학과 졸업. 1999년 고려대학교 산업대학원 전기공학과 졸업(석사). 2000년~현재 동대학원 전기공학과 박사과정



문병무 (文炳武)

1956년 4월 25일생. 1982년 고려대 전기공학과 졸업. 1985년 미국 Rutgers Univ. 전기공학과 졸업(석사). 1990년 미국 Rutgers Univ. 전기공학과 졸업(공박). 1992~1994 스웨덴 왕립공과대학 교수. 1994~현재 고려대학교 전기공학과 교수.
Tel : 02-3290-3234, Fax : 02-921-2098
E-mail : moon@elec.korea.ac.kr