

A Study on Development of a PIN Semiconductor Detector for Measuring Individual Dose

B. J. Lee · W. N. Lee · B. O. Khang · S. Y. Chang · S. R. Rho*
and H. S. Chae**

Korea Atomic Energy Research Institute, *The university of Seoul, **SFTechnology Co., Ltd

개인 선량 측정용 PIN 반도체 검출기 개발에 관한 연구

이봉재 · 이완로 · 강병위 · 장시영 · 노승용* · 채현식**

한국원자력연구소, *서울시립대학교, **(주)에스에프테크놀로지

(2002년 12월 30일 접수, 2003년 5월 20일 채택)

Abstract - The fabrication process and the structure of PIN semiconductor detectors have been designed optimally by simulation for doping concentration and width of p+ layer, impurities re-contribution due to annealing and the current distribution due to guard ring at the sliced edges. The characteristics to radiation response has been also simulated in terms of Monte Carlo Method. The device has been fabricated on n type, 400 Ωcm, orientation <100>, Floating-Zone silicon wafer using the simulation results. The leakage current density of 0.7 nA/cm²/100 μm is achieved by this process. The good linearity of radiation response to Cs-137 was kept within the exposure ranges between 5 mR/h and 25 R/h. This proposed process could be applied for fabricating a PIN semiconductor detector for measuring individual dose.

Key words : *Detector, guard ring, leakage current, linearity*

요약 - 반도체 검출기의 p+ 층의 도광 농도, 열처리에 의한 불순물 재분포와 절단면에서의 guard ring 효과를 전산모사하여 최적의 구조와 공정을 설계하고, MCNP코드로 방사선 반응 특성을 분석하였다. 검출기는 반도체 접적회로 공정에서 설계된 공정변수를 적용하여 격자 방향 <100>, 400 Ωcm, n형, Floating-Zone 실리콘 기판에서 제작되었다. 제작된 검출기의 누설전류 밀도는 0.7 nA/cm²/100 μm로서 전기적 특성이 우수한 것으로 나타났으며, Cs-137 감마 선원에 의한 5 mR/h ~ 25 R/h의 조사선량률 범위에서 방사선 반응 특성은 양호한 선형성을 보였다. 본 연구에서 제안된 공정으로 제작된 PIN 반도체 검출기는 개인선량 측정에 사용될 수 있을 것이다.

중심어 : 반도체검출기, guard ring, 누설전류, 선형성

서 론

개인의 방사선피폭선량을 측정하는 개인선량계는 수동형 선량계인 TLD와 더불어 보조선량계로서 능동형 선량계인 전자식 개인선량계가 널리 사용되고 있다. 초기의 전자식 개인선량계의 방사

선 검출기는 GM계수관이 사용되었으나 방사선 에너지와 측정별위의 한계 등의 단점으로 인해 PIN형 반도체 검출기가 많이 사용되고 있다. PIN형 반도체 검출기를 선량계로 응용하기 위한 기술은 많은 연구진[1, 2]에 의해 연구되어 왔다. 최근에는 국내에서도 반도체 검출기를 사용한 개인

선량계가 연구 개발되어 사용되고 있다[3]. 그러나 선량 평가를 위한 반도체 검출기에 대한 연구는 아직 미진한 상태에 있다. 따라서 본 연구에서는 기존에 사용되고 있는 반도체 검출기보다 성능이 우수하고 가격이 저렴한 반도체 검출기를 제작하기 위하여 전산모사를 통한 최적의 제작 공정을 확립하고, 이를 이용하여 PIN형 반도체 검출기를 제작하여 개인 선량 측정을 위한 검출기로서의 특성을 조사하였다.

PIN형 반도체 검출기의 특성을 결정하는 인자는 검출기가 역바이어스에서 동작될 때 발생하게 되는 잡음이다. 따라서 특성이 우수한 반도체 검출기를 제작하기 위해서는 잡음이 최소화되어야 한다. 잡음을 발생시키는 주요 원인은 누설전류이다. 누설전류는 반도체 소자에 존재하는 불순물을 소수캐리어에 의해서 증가한다. 불순물은 제작 공정 과정에서 오염물질의 침투에 의한 것이다. 이러한 불순물들은 실리콘의 에너지 밴드 사이에서 포획준위를 형성하여 검출기에서 생성되는 캐리어의 이동도와 생성수명을 감소시켜 검출기의 특성을 저하시킨다. p⁺층의 실리콘 기판과 SiO₂층 사이의 경계면에 열적으로 생성되는 oxide 캐리어에 의해서도 표면의 누설전류가 증가된다. 또한 p⁺층과 n⁺층을 형성하기 위한 이온주입(ion implantation)에 의하여 생성되는 결함과 Si 기판에서 개별 소자로 분리하기 위하여 기판을 절단하는 과정에서 생성되는 결함에 의해서도 누설전류가 크게 증가한다.

일반적으로 검출기는 누설전류를 적게 하기 위하여 수 kΩcm의 고저항 Si 기판 위에 제작되고 있는 것으로 알려져 있다[4]. Kemmer[5]는 오염물질을 줄이기 위한 공정을 적용하여 누설전류가 공핍층 100 μcm에서 1 nA/cm² 이하로 유지되는 것으로 보고하였으며, Holland[6]는 일반적인 집적회로 공정에 gettering과 guard ring 기술을 적용하여 누설전류가 공핍층 250 ~ 300 μcm에서 1 ~ 3 nA/cm² 가 되는 것으로 보고하였다.

본 논문에서는 가격이 저렴한 저저항 Si 기판에서 PIN형 반도체 검출기를 설계 제작하였다. 반도체 공정 변수를 분석하는 프로그램인 TSUPREM-IV[7]와 소자의 전기적 특성을 분석하는 프로그램인 DAVINCI[8]를 이용하여 p⁺층의 폭(width)과 이온주입(ion implant)되는 봉소의 농도 변화에 따른 누설전류의 변화와 열처리 공정에서 SiO₂층에 의한 불순물의 차단 효과를 전산모사를 하였다. 전산모사 결과로부터 최적의 변수들과 검출기의 구조가 결정되었으며, 검출기는 변

수들을 반도체 집적회로 공정에 적용하여 제작되었다. 개인선량계의 검출기로서 사용 가능성을 확인하기 위하여 MCNP 코드로 100 keV이하에서의 에너지 보상용 필터와 에너지 20 keV ~ 3 MeV까지의 방사선 반응특성이 전산모사되었다.

제작 공정이 완료된 후 검출기를 기판에서 분리한 다음 동작 전압을 공급하기 위한 전극을 연결하고 설계된 에너지 보상 필터를 부착하여 최종 시제품을 완성하였다. 시제품 검출기는 전압과 온도에 따른 누설전류가 측정되었으며 또한 Cs-137 선원에 의한 감마선을 조사시켜 방사선 반응 특성을 시험하여 이 반도체검출기를 개인 선량 측정에 사용할 수 있음을 확인하였다.

재료 및 방법

PIN형 반도체 검출기의 구조

PIN형 반도체 검출기의 특성을 결정하는 가장 큰 요소인 누설전류를 최소화하기 위해서는 반도체내에서 존재하는 불순물을 억제하고, 생성되는 캐리어(carrier)의 수명을 크게 해 주어야 한다. 이를 실현하는 방법은 실리콘 기판상에 gettering 기술을 적용하여야 하며, 소자의 가장자리는 guard ring 구조를 갖도록 하여야 한다.

검출기의 구조를 설계하기 위하여 먼저 소자의 크기는 1 mm(L) × 1 mm(W) × 5 μm(H)로 임의로 설정하고, 이에 따른 p⁺ 영역의 폭을 1 μm, 0.5 μm로 설정하여 소자 특성 분석 프로그램인 DAVINCI로 각각의 암전류(dark current)를 분석 함으로써 p⁺ 영역의 크기에 따른 누설전류 변화를 분석하였다. 또한 p⁺영역, i 영역과 n⁺영역의 도핑 농도는 각각 $3 \times 10^{20} \text{ cm}^{-2}$, $1 \times 10^{14} \text{ cm}^{-2}$, $1 \times 10^{21} \text{ cm}^{-2}$ 로 설정하고 p⁺ 농도 변화에 따른 암전류를 측정하였다. 이 분석결과를 토대로 하여 감지하고자 하는 에너지대역의 방사선 특성, 특히 침투깊이 등을 고려하여 소자의 구조를 3 mm(L) × 3 mm(W) × 250 μm(H)로 수정하고, p⁺ 영역의 폭은 1 μm, p⁺ 영역의 도핑 농도는 $3 \times 10^{14} \text{ cm}^{-2}$, $4 \times 10^{15} \text{ cm}^{-2}$, $3 \times 10^{16} \text{ cm}^{-2}$ 로 변화시키며 특성을 분석하였다. 전산모사 결과로부터 가장 우수한 특성을 나타내는 구조를 선정하였으며, 이에 따른 실리콘 기판은 400 Ωcm, i 영역의 두께는 250 μm, p⁺ 영역 및 n⁺ 영역 농도는 $4 \times 10^{15} \text{ cm}^{-2}$, p⁺ 영역의 금속 접합 크기는 0.5 μm로 주요 공정 변수를 설정하였다. 또한 guard ring 구조의 효율성을 검출기의 절단면 가장자리에서의 누설전류

분포의 관점에서 분석하였다[9]. 최종적으로 그림 1과 같은 최적의 검출기 구조가 설계되었다.

검출기의 특성 전산모사 과정에서 선정된 검출기의 구조를 제작하기 위한 공정표를 작성하고, TSUPREM-IV 프로그램으로 전사모사를 수행하여 설계된 공정과정의 타당성을 검증한 후 전산모사에서 제작된 검출기의 특성을 다시 분석하여 수정이 필요한 경우 공정과정 및 공정변수를 적절히 수정하여 공정 전산모사를 반복하여 수행함으로써 원하는 특성을 갖는 검출기 제작을 위한 공정을 수립하였다.



Fig. 1. Three dimensional structure of the designed PIN type semiconductor detector




Fig. 2. The plane source and distribution of scattered radiation using Sabrina.

방사선 반응 특성 전산모사

설계된 PIN 반도체 검출기의 방사선적 특성 분석을 위해서 MCNP 코드를 이용하여, 방사선의 에너지 변화에 따른 반응 특성을 분석했다. 전산모사에 있어서 고려해야 하는 중요한 변수는 방사선 입사방법의 선택이다. MCNP 코드는 점선원, 선선원, 평면선원, 부피선원 등 다양한 선원분포를 모사할 수 있다. 그러나 실험 환경과 최대한 유사하게 모사하기 위해서는 정확한 선원분포를 선택해야 한다. 본 논문에서는 평면선원이 검출기의 윗면에서 입사한다고 가정하여 MCNP 코드를 완성했다.

그림 2는 선원의 분포 및 산란 방사선의 분포를 묘사할 수 있는 Sabrina 그래픽 소프트웨어를 이용한 평면선원의 분포를 나타내고 있다. 평면선

원은 검출기의 유효반응 면적내로만 입사된다고 가정하였다. MCNP 전산모사 결과를 이용하여 에너지 보상 필터인 Al의 두께는 1.0 mm로 결정되었다. 또한 설계된 검출기의 방사선반응 특성을 확인하기 위하여 에너지를 20 keV ~ 3 MeV 범위에서 변화시키면서 전산모사를 수행하였다.




Fig. 3. Dark currents due to width of p+ region.




Fig. 4. Dark currents due to boron-doped concentration of p+ region.

결과 및 토의

검출기의 구조와 특성을 설정하기 위한 전산모사의 결과에서 p+ 영역의 폭에 따른 I-V 특성을 분석한 그림 3의 전산모사 결과를 보면 전류는 p+ 영역의 폭에 크게 종속하지 않으며 단순히 활성 영역(active area)의 크기에 따라 선형적으로 비례하는 것을 알 수 있다. 한편 p+ 영역에서 봉소의 농도에 따른 전류특성은 비교적 큰 차이를




Fig. 5. Variation of current concentration distribution (a) with guard ring and (b) without guard ring.




Fig. 6. Simulation results due to variation boron concentration of p^+ region.

보이는 것으로 관찰되었으며, 그림 4에서 볼 수 있듯이 붕소의 농도가 증가함에 따라 누설전류가 감소하는 것을 알 수 있다. 이는 농도가 높을수록 소수 캐리어(minority carrier) 농도는 작아지고 따라서 i 영역에 주입되는 소수 캐리어의 수가 감소하기 때문에 누설전류가 적어지게 됨을 예상할 수 있다.

그림 5는 guard ring의 효과를 나타내는 것이다. guard ring이 있는 경우 검출기의 가장자리에서 발생한 전자-정공쌍은 p^+ 영역으로 이동하기보다는 guard ring 쪽으로 흐르게 되는 반면 guard ring이 없는 경우에는 이러한 전자-정공쌍이 p^+ 영역으로 이동하여 누설전류의 증가를 초래함을 알 수 있다. 이는 guard ring이 없는 경우 p^+ 영역에 의한 공핍층이 검출기의 가장자리까지 영향을 줄 수 있는 반면 guard ring이 있는

경우에는 guard ring에 의한 공핍층이 p^+ 영역에 의한 공핍층을 검출기의 가장자리까지 빼치는 현상을 방지하기 때문이다.

주요 공정변수로 p^+ 영역을 조성하기 위한 이온주입 과정에서의 에너지 및 붕소의 양, n^+ 영역 조성을 위한 공정과정, gettering에 위한 캐리어의 수명 변화와 이 과정에서 발생하는 도핑 물질의 재분포 등이 있다. 그럼 6은 에너지 50 keV로 주입된 붕소의 농도에 따른 p^+ 영역의 접합농도(junction profile) 및 접합깊이(junction depth)를 보여준다. 여기서 접합깊이는 농도 차이에 따라 큰 영향을 받지 않는 것을 알 수 있다.

열처리 과정에서의 불순물 재분포에 대한 전산모사 결과를 그림 7에 나타내었다. 그림 7(a)에서 쉽게 알 수 있듯이 열처리 과정에서 붕소는 peak 농도 값이 감소하면서 기판 깊숙이 침투하여 비교적 균일한 농도를 갖는 p^+ 영역을 형성하게 된다. 반면 그림 7(b)에서는 p^+ 영역 위에 산화막이 있는 경우에는 이온 주입시에 불순물들은 기판으로 침투하지 못하고 산화막 내에 존재하게 되며 열처리 과정 중에도 이들 불순물이 기판으로 침투하는 현상은 무시할 수 있을 정도로 작은 것을 보여준다. 이는 기판으로 침투되는 불순물이 최소화됨으로써 누설전류의 증가에 거의 영향을 주지 못함을 나타내는 것이다.

방사선반응 특성 전산모사 결과에서 22.2 keV의 에너지에서 그림 8(a)에서 보이는 것처럼 광전효과(photo electric effect)에 의한 peak가 보이고 다른 에너지에서는 나타나지 않았다. 그 이유는 높은 에너지 방사선이 입사했을 때, 주로 캔프턴




Fig. 7. (a) Annealing result of p+ region(dose: $4 \times 15 \text{ cm}^{-2}$, energy: 50 keV), (b) protection effect of impurities by SiO_2 for annealing.




Fig. 8. (a) Response spectrum by 22 keV and (b) variation of electron generation due to radiation energy.

산란(Compton scattering)과 전자전공성 생성(pair production)에 의한 효과가 커지기 때문이다. 즉 입사한 방사선이 모두 검출기에 흡수되지 않고 일부분은 외부로 빠져나간다. 이런 경향은 입사방사선의 에너지가 높을수록 커진다. 이런 이유로 입사된 방사선 에너지에 따라서 검출기의 특성이 달라지게 된다. 그림8 (b)는 20 keV부터 3 MeV까지 입사에너지 변화에 따른 검출기내에서의 전자생성을 전산모사하였다. 전자의 생성수는 약 60 keV의 입사에너지에서 최소값을 갖는다. 이 에너지에서 단위 입사 방사선당 70~80개의 전자가 생성되었다. 이 값에 해당되는 신호의 크기는, 본 연구에서 설계한 검출기의 문턱치(threshold value)보다 크다. 따라서 설계된 검출기는 위에서 언급한 전 영역의 에너지에서 사용

가능하다. 20 keV 이하에서는 Al 필터에 의한 차폐 효과 때문에 전혀 전자가 생성되지 않았다. 또한 1.5 MeV 이상에서는 에너지에 따라서 전자생성수의 증가가 선형적이지 않은데, 그 이유는 산란에 의해서 입사방사선이 검출기의 외부로 빠져나가기 때문이다. 전자 생성수가 에너지에 따라서 선형적이지 않기 때문에, 설계된 검출기를 이용해서 1.5 MeV 이상의 에너지에서는 스펙트럼을 측정하기 어려울 것이다. 이상의 전산 모사 결과를 토대로 설계된 검출기는 20 keV에서 3 MeV의 방사선 에너지 환경에서 사용될 수 있음을 확인할 수 있다.

제작 공정

전산모사를 통하여 설계된 PIN 반도체검출기의




Fig. 9. The fabrication processing sequence used in this paper.

구조와 공정변수를 사용하여 검출기를 제작하였다. 사용된 실리콘 기판은 floating zone 기판으로서 두께 250 μm , 직경 4 inch, 저항 400 Ωcm , 격자 방향이 <100>인 n형 기판을 사용하였다. 제작 공정은 먼저 기판의 앞면에 1 μm 의 산화막을 증착하고 LPCVD로 양면에 1 μm 의 다결정 실리콘

(poly silicon)을 증착한 다음 뒤면에 gettering을 위하여 이온주입(ion implantation)으로 균일하게 인(phosphorous ; 50 keV, 4×10^{15} atoms/cm²)을 도핑(doping)하여 n+영역을 형성하였으며, 전면의 다결정 실리콘을 제거하고 photolithography를 사용하여 p+ 영역과 guard ring 영역을 형성하기




Fig. 10. The variation of (a) dark current to temperature, (b) dark current to reverse bias voltages, (c) black down voltage and (d) linearity by the radiation source(Cs-137).

위한 window를 열고 붕소(boron ; 50 keV, 4×10^{15} atoms/cm²)를 1 μm 증착하였다. i 영역내의 불순물을 제거하기 위하여 900°C에서 2 hr동안 열처리를 실행하였다. 후속 공정을 위하여 불순물 등으로 오염된 산화막을 모두 습식 식각을 사용하여 제거하였다.

검출기의 전극을 증착하기 위하여 다시 산화막을 증착하고 photolithography를 사용하여 금속접합을 위한 window를 열고 sputter로 알루미늄을 0.1 μm 증착하였다. 이 위에 다시 한 번 산화막을 증착하고 wire bonding용 pad를 형성하기 위한 window를 열어 검출기 제작 공정을 완료하였다. 그림 9는 본 연구에서 수행한 제작 공정을 나타낸 것이다. 전극단자는 우선 구리 foil에 마스크를 사용하여 전극단자의 패턴을 제작한 다음 은을 코팅하였으며 특히 검출기의 옆면에 연결되는 전극단자의 경우에는 펀과 전극단자 패턴을

silver soldering을 사용하여 접합하였다. 검출기와 wire bonding을 하여 전극 단자를 연결한 후 epoxy resin으로 passivation을 하고 검출기의 앞면에 에너지 필터인 1.1 mm의 알루미늄을 부착시키고 최종적으로 epoxy로 코팅하여 PIN 반도체 검출기를 제작하였다.

제작 완료된 검출기의 전기적 특성은 p+ 층과 n+ 층에 역바이어스를 인가하고 guard ring에는 전압이 인가하지 않고 측정되었다. 그럼 10은 EURORAD사의 개인선량계에서 사용하고 있는 검출기와 특성을 비교한 것이다. 그림10(a)에서 온도에 따른 검출기의 암전류는 60 °C에서 2 nA로 측정되었다. 그림10(b)에서 누설전류는 공핍층 두께 250 μm, 역바이어스 3.6 V에서 0.165 nA로 측정되었으며, 그림10(c)에서 항복전압(breakdown voltage)은 기존 검출기에서 보다 큰 55 V인 것으로 나타났다. 따라서 제작된 검출기의 전기적

Table 1. Comparison of electrical characteristics between the semiconductor detector made by EURORAD and the developed semiconductor detector.

| Electrical characteristics | semiconductor detector, model SI007, EURORAD | Developed semiconductor detector |
|-----------------------------|---|-------------------------------------|
| Bias voltage | 3.6 V | 3.6 V |
| Leakage currents at 3.6 V | < 3 nA | < 0.165 nA |
| Capacitance, f=1 MHz, 3.6 V | 23 pF | 8.3 pF |
| Block down voltage | 32 V | 55 V |
| Dark current at 60 °C | 55 nA | 2 nA |
| Dark current at 20 V | 3800 nA | 450 nA |

특성은 표 1과 같이 기존 검출기보다 우수한 것으로 나타났다.

개인선량계의 검출기로서 사용 가능성을 시험하기 위하여 Cs-137 선원을 이용하여 조사선량률 5 mR/h ~ 25 R/h 범위로 조사하였다. 제작된 검출기의 방사선 반응 특성은 그림10(d)와 같이 양호한 직선성을 보여주고 있다.

제용 PIN 반도체 검출기를 제작하는데 유용하게 적용될 수 있을 것이다.

감사의 글

본 연구는 과학기술부에서 주관하는 원자력실용화연구사업의 지원으로 수행하였습니다.

결 론

기존 개인선량계에 사용되고 있는 PIN 반도체 검출기보다 전기적 특성이 우수한 반도체 검출기의 제작 공정을 개발하였다. 전산모사를 통하여 p+ 층의 도핑 농도, 열처리에 의한 불순물의 재분포, guard ring에 의한 절단면에서의 전류의 분포 및 공정시 SiO₂층에 의한 불순물의 차단 효과를 분석하여 누설전류가 감소되는 것을 확인하였다. 전산모사 결과에서 얻어진 변수들은 검출기 제작에 사용되었다. 일반적으로 검출기는 고저항 실리콘 기판에 제작되어야 하는 것으로 알려져 있으나 본 연구에서는 검출기는 가격이 저렴한 400 Ω cm의 저저항 실리콘 기판을 사용하여 제작하였다. 전산모사 결과에서 확인된 것과 같이 제작된 검출기의 누설전류의 밀도는 0.7 nA/cm²/100 μm²로서 낮은 값으로 측정되었다. 방사선 반응 특성에 대한 제작된 검출기의 측정 에너지 범위는 20 keV ~ 3 MeV까지 사용될 수 있음이 전산모사 결과로 확인되었으며, Cs-137 방사선원에 대한 방사선 반응 특성시험에서 직선성이 양호한 것으로 나타났다. 따라서 개발된 공정은 저저항 실리콘 기판위에서 특성이 우수하고 저렴한 개인선량

참고문헌

1. J. W. Leaka and K. J. Rawlings, "Developments in Solid State Radiation Detector", *Rad. Prot. Dosimetry*, vol 25, no. 3, p. 157(1988).
2. Mieczyslaw Slapa and Marek Traczyk, "A New Concept Dosimeter with Silicon Photodiodes", *IEEE Trans. Nucl. Sci.*, Vol.43, No.3, pp. 1855-1859, June(1996).
3. B.J. Lee et al., "Development of Electronic Personal Dosimeter with Hybrid Preamplifier using Semiconductor Detector", *Journal of the Korean Association for Radiation Protection*, 27(1), Jan.(2002).
4. P. Eichinher, "Characterization and Analysis of Detector Materials and Processes", *Nucl. Ins. and Meth.*, in *Phy. Res.*, A 253, 313(1987).
5. J. Kemmer, "Improvement of Detector Fabrication by the Planar Process", *Nucl. Ins. and Meth.*, in *Phy. Res.*, A226, 89(1984).

6. S. Holland, "Fabrication of Detectors and Transistors on High-Resistivity Silicon", *Nucl. Ins. and Meth., in Phy. Res.*, A275, 537 (1989).
7. D.A. Antoniadis et al., SUPREM-IV-A program for Process Modeling and Simulation Report No. 5019-2 Integrated Circuit Lab., Stanford University(1996).
8. DAVINCI-A program for Characteristics of Electronic Device Simulation, Berkeley University(1996).
9. G.F. Dalla Betta et al., "Si-PIN X-ray detector technology", *Nucl. Ins. and Meth., in Phy. Res.*, A395, 344(1997).