A Study on Estimating Shape and Sorting of Silicon Wafers for Auto System of Polishing Process

폴리싱 공정의 자동화를 위한 실리콘웨이퍼의 형상 추정 및 분류에 관한 연구

The flatness of a silicon wafer concerned with ULSI chip is one of the most critical parameters ensuring high yield of wafers. The polishing process that measures and controls the flatness of a silicon wafer is one of the important process in various processes for production silicon wafer, which are still being done today by manual. But engineers in polishing process are requested to have many experiences and to check silicon wafers one by one. In this paper, we propose an algorithm used interpolation that estimates wafer's shape and sorts wafers automatically, then we can control the flatness of wafers in polishing process by automatic system.

반도체와 관련한 실리콘웨이퍼의 평탄도는 양질의 웨이퍼를 보증하는 가장 중요한 요소이다. 따라서 평탄도(flatness)를 측정하고 제어하는 Polishing이라는 공정은 웨이퍼 생산의 여러 라인중 특별히 중요시 되는 과정이며 현재 이 공정에서는 담당 엔지니어가 웨이퍼의 모형을 모니터에서 육안으로 관찰하여 판단하고 평탄도를 높이기 위한 제어를 하고 있다. 그러나 사람에 의한 것이므로 많은 경험이 필요하고 일일이 체크해야하는 번거로움이 있다. 본 연구는 이러한 비효율적인 작업의 효율화를 위해 이루어 졌으며 Polishing 공정에 있어 평탄도를 사람이 아닌 시스템에 의해 자동으로 측정하여 제어하는 알고리즘을 제안한다. 여기서 제안한 시스템은 보간 다항식을 이용하여 웨이퍼 전역의 두께를 추정하고 Polishing공정에서 평탄도를 높이기 위해 제어 가능한 모형별로 분류할 수 있도록 하였다.