An Object-Oriented Redundant Fault Detection Scheme for Efficient Current Testing

전류 테스팅을 위한 객체 기반의 무해고장 검출 기법

  • 배성환 (한려대학교 멀티미디어정보통신공학과) ;
  • 김관웅 (전북대학교 전자공학과) ;
  • 전병실 (전북대학교 전자정보공학부)
  • Published : 2002.01.01

Abstract

Current testing(Iddq testing) on monitoring the quiescent power supply current is an efficient and effective method for CMOS bridging faults. The applicability of this technique, however, requires careful examination. Since cardinality of bridging fault is O($n^2$) and current testing requires much longer testing time than voltage testing, it is important to note that a bridging fault is untestable if the two bridged nodes have the same logic values at all times. Such faults should be identified by a good ATPG tool; otherwise, the fault coverage can become skewed. In this paper, we present an object-oriented redundant fault detection scheme for efficient current testing. Experimental results for ISCAS benchmark circuits show that the improved method is more effective than the previous ones.

전류 테스팅은 전류 테스팅은 CMOS 회로의 합선고장을 효과적으로 검출할 수 있는 기법이다. 그러나 합선고장의 복잡도가 O($n^2$)이고, 또한 전류 테스트 방식이 전압 테스트 방식에 비해서 상대적으로 긴 테스트 시간이 필요하기 때문에 두 합선된 노드가 항상 같은 값을 가지는 노드를 찾아내어 제거하는 효율적인 무해고장 검출기법이 필요하다. 이러한 무해고장은 보다 정확한 고장 검출율을 위해서 ATPG 툴을 이용하여 검출될 수 있어야 한다. 본 논문에서는 효율적인 전류 테스트를 위한 객체 기반의 무해고장 검출기법을 제안한다. ISCAS 벤치마크 회로에 대한 실험을 통해서 제안된 기법이 기존의 다른 방식보다 더 효과적임을 보여주었다.

Keywords

References

  1. J. A. Abraham, 'Challenges in fault detection,' International Symposium on Fault-Tolerant Computing, pp. 96-114, 1995
  2. R. Rajsuman, IDDQ Testing for CMOS VLSI, Artech House, 1994
  3. 전병실 외, '기능테스트와 IDDQ 테스트를 위한 자체 점검 BIST 회로의 설계,' 서울대학교 반도체공동연구소 연구보고서, 1998
  4. 전병실 외, '합선고장을 위한 IDDQ 테스트 패턴 발생기의 구현,' 한국통신학회논문지, Vol. 24, No. 12-A, pp. 2008-2014, 1999
  5. A. Jee and F. J. Ferguson, 'Carafe: An inductive fault analysis tool for CMOS VLSI circuits,' Proc. IEEE Int'I Conf, pp. 73-82, 1993
  6. S. Chakravarty and P. J. Thadikaran, 'Simulation and eeneration of IDDQ tests for bridging faults in combinational circuits,' IEEE Trans. Computers, Vol. 45, No. 10, pp. 1131-1140, Oct. 1996 https://doi.org/10.1109/12.543707
  7. P. J. Thadikaran, 'Evaluation, selection and generation of IDDQ tests,' PHD. Thesis, Department of Computer Science, State University of New York, 1996
  8. T. Shinogi and T. Hayashi, 'An iterative improvement method for generating compact tests for IDDQ testing of bridging faults,' IEICE Trans. INF & SYST., Vol. E81-D. No. 7, July 1998
  9. 전병실 외, 'CMOS VLSI의 효율적인 IDDQ 테스트 생성을 위한 패턴 생성기의 구현' 대한전자공학회논문지, Vol. 38-SD, No. 4, pp. 292-301, 2001
  10. R. S. Reddy, I. Pomerantz, S. M. Reddy, S. Kajihara, 'Compact test generation for bridging faults under IDDQ testing,' IEEE VLSI Test Symposium, pp. 310-315, 1995
  11. P. J. Thadikaran and S. Chakravarty, 'Fast Algorithm for Computing $I_D_D_Q$ tests for Combinational Circuits,' IEEE International Conference on VLSI Design, pp. 103-106, 1996
  12. T. Lee, I. N. Hajj, E. M. Rudnick, J. H. Patel, 'Genetic-algorithm based test generation for current testing of bridging faults in CMOS VLSI circuits,' IEEE VLSI Test Symposium, pp. 456-462, 1996