
고속신호처리를 위한 고주파용 Op-Amp 설계

신건순*

A High Frequency Op-amp for High Speed Signal Processing

Gun-Soon Shin*

이 논문은 2001년도 금오공과대학교 학술연구비와 IDEC의 CAD TOOL을 지원받았음

요 약

High speed 신호처리는 통신분야, SC circuit, HDTV, ISDN 등에서 관심이 더욱 증가하고 있으며, high speed 신호처리를 위한 많은 방법들이 있다. 본 논문에서는 CMOS 공정에서 고주파 Op-amp의 실현을 위한 설계를 기술하였다. 아날로그 집적회로를 기초로 하는 high speed op-amp의 기능을 제한하는 요소 중 한 가지는 유효 주파수 범위이다. 본 논문에서는 $C_L=2\text{pF}$ 에서 단위이득 주파수가 170MHz인 향상된 대역폭을 가지는 CMOS op-amp 구조를 개발한다. 공정은 1.2μ 디자인 룰을 따른다. 본 논문에서 제시한 CMOS op-amp는 고주파 SC filter에서 요구하는 큰 커페시터 부하에서의 넓고 안정된 폐루프 대역폭을 얻기에 매우 적합하다.

ABSTRACT

There is an increasing interest in high-speed signal processing in modern telecommunication and SC circuit, HDTV, ISDN. There are many methods of high-speed signal processing. This paper describes a design approach for the realization of high-frequency Op-amp in CMOS technology. A limiting factor in Op-amp based analog integrated circuits is the limited useful frequency range. this thesis will develop a CMOS op-amp architecture with improved gainband width product with this technique an op-amp will achieve up to 170MHz ($C_L=2\text{pF}$) unity-gain frequency with a 1.2-micron design rule. This CMOS op-amp is particularly suitable for achieving wide and stable closed-loop band widths, such as required in high-frequency SC filters, high-speed analog circuits.

I. 서 론

대부분의 SC filter와 non-filtering application에서 일반적으로 2단 op-amp가 사용되어 왔다.[1-7]

* 금오공과대학교 신자공학과

그러나 High frequency filter와 높은 정밀도와 속도를 요구하는 D/A, A/D converter와 같은 일부 회로에서는 2단 op-amp의 이득과 settling rate는 적절치가 못하다. 보다 정확하고 높은 주파수 범위를 요구

접수일자: 2002. 1. 15

구하는 회로에 적합한 op-amp는 빠른 정착을 위해 높은 단위이득 주파수를 가져야만 한다.

본 논문은 더욱 향상된 단위이득 주파수와 안정도를 가지는 op-amp를 소개한다. 소개되는 op-amp는 트랜지스터 구동에 있어서 높은 임피던스를 가지는 합성 부하를 사용하였다.

II. 본론

Op-amp에서 합성 부하의 사용은 이득을 증가시키고 또한 단위이득 주파수를 증가시킨다. 그림 2에서 제시한 op-map의 차동 입력단에는 그림 1의 부하회로를 사용하였다.




그림 1 높은 임피던스 부하를 가진 전. 류원
Fig 1. The current source with high Impedance load




그림 2. 캐스코드 부하를 가진 op-amp
Fig 2. The op-amp with cascode load

여기서 Q_7 과 Q_8 은 출력 임피던스를 증가시키고 밀리 효과를 줄여주는 Wilson's current를 발생하며, Q_3-Q_6 는 그림 1의 합성 부하를 형성한다. 첫 번째 증폭단은 대칭구조를 가지며,

$$(W/l)_1 = (W/L)_2, (W/L)_3 = (W/L)_4,$$

$$(W/L)_5 = (W/L)_6, (W/L)_7 = (W/L)_8$$

출력 임피던스는 다음과 같다.

$$R_o = \frac{1}{g_{d4}/g_{m6}r_{d6} + g_{d2}/g_{m8}r_{d8}}$$

여기서, $g_{m6}r_{d6}$ 와 $g_{m8}r_{d8}$ 은 1보다 매우 큰 값이므로 출력 임피던스는

$$R_o \gg 1 / (g_{d4} + g_{d2})$$

이고, 단일소자 부하를 가진 차동 입력단의 출력 임피던스의 값을 가지게 된다. 첫 번째 단의 전압이 득은 간단하게 $-g_{m1}R_o$ 이다.

두 번째 단($Q_{10}-Q_{11}$)은 전류원 부하 Q_{13} 을 가지는 공통 소스 출력 이득단으로 일종의 source follower이다. 이 회로는 입력단에 많은 소자가 직렬로 연결되어 있어 입력 전압의 공통모드 스윙이 작고, 반면에 출력 전압(V_{out})은 두 전압원의 $V_{GS}-V_T$ 값 사이에서 스윙이 가능하다. 여기에 더 큰 이득을 얻기 위해서 캐스코드 부하가 출력단에 사용될 수 있다. 그림 2의 회로는 두 개의 높은 임피던스 노드를 가지며, 보통 위상마진을 높이기 위해 RC 직렬 보상 회로(Q_{14}, C_C)로 사용한다.




그림 3. 캐스코드 부하를 가진 차동증폭기
Fig 3. Differential amplifier with cascode load

합성 부하 회로의 문제점은 추가된 소자들로 인해 출력의 노이즈에 많은 영향을 끼치는 것이다. 또한 소자의 부정합은 op-amp에 임의의 offset 전압을 가져온다. 합성 캐스코드 부하를 가지는 높은 이득의 또 다른 차동증폭기가 그림 3에 나타나 있다.

이 회로에서 공통 게이트 소자 Q_6, Q_7 이 R_o 를 높이고 또한 입력단의 Q_1, Q_2 의 밀러효과를 줄인다. Q_{10}, Q_{11} 은 전류미러를 형성하며, Q_9 은 출력임피던스 R_o 를 증가시킨다.

$$R_o = \frac{1}{g_{d10}/g_{m9}r_{d9} + g_{d2}/g_{m7}r_{d7}}$$

전압이득은 $-g_{m1}R_o$ 이므로 더 큰 전압이득을 얻을 수 있다. 보통 그림 2나 그림 3에서의 차동 영역은 level shifter(보통 source follower)에 연결되거나 출력단에 연결된다. 또한 이 회로는 pole-splitting 커패시터, 저항, source follower에 의해 보상되어지는 것이 필요하다. 결과적으로 회로는 level shifter와 부하 커패시터 C_L 로 인해서 몇 개의 nondominant pole을 가진다. 그러나 큰 부하 커패시터로 인해 bandwidth는 제한을 받게되고, 또한 $C_C=C_L$ 일 때 slew rate g_{m1}/C_C 는 C_L 의 크기에 따라 제한을 받는다. 마지막으로 고주파 PSRR은 특별한 회로가 사용되어지지 않는다면, pole-splitting 커패시터에 의해서 줄어들 것이다. 자연히 이를 부가 회로는 본 회로를 상당히 복잡하게 한다.

그러나, 모든 복잡한 요소들은 제거될 수 있다. folded cascode 구조를 사용하여 회로는 단순화되고, 더 빨라진다. 그림 2의 회로에서 Q_3-Q_8 의 합성 부하의 윗단을 V_{DD} 에서 분리시키고 아래로 접어 대신 V_{SS} 에 연결한 후 적당한 dc bias 전류를 얻기 위해 모든 PMOS 소자를 NMOS로 변환시켜야만 한다. 또한, 이들 입력소자에 bias 전류를 제공하기 위해 두 개의 전류원(Q_{10}, Q_{11})을 V_{DD} 와 Q_1, Q_2 드레인 사이에 추가해야만 한다. 최종적인 op-amp는 그림 4에 나타내었다. 전류원 Q_9 의 dc 전류 I_o' 는 Q_1, Q_2 에 같은 크기로 분배되고, Q_{10}, Q_{11} 의 전류원은 노드 A, B에 동일한 bias 전류를 제공한다. 그래서 Q_7 과 Q_8 에는 동일한 dc bias 전류 $I = I_o' - I_o'/2$ 가 흐르게 된다. Q_1, Q_2 의 게이트에 인가된 차동 입력 전압 $V_{in} = V_{in}/2, V_{in} = -V_{in}/2$ 은 드레인 전류를

$I_o = g_{m1}V_{in}$ 만큼 상쇄시킬 것이며, Q_{10}, Q_{11} 의 전류 I_o' 가 일정하게 유지되어지는 동안 Q_7, Q_8 의 전류 I 는 I_o 로 바뀔 것이다.




그림 4. Folded 캐스코드 op-amp
Fig 4. Folded-cascode op-amp

Q_3-Q_6 의 전류미러는 Q_3, Q_5 의 변화된 전류 Q_1, Q_6 로 전달한다. 따라서 출력전압의 증가는 $g_{m1}R_oV_{in}$ 이다. 여기서 R_o 는 노드 D의 출력 임피던스이다.

$$r_o = \frac{1}{g_{d3}/g_{m6}r_{d6} + (g_{d2} + g_{d11})/g_{m8}r_{d8}}$$

전압이득은 $-g_{m1}R_o$ 이며 출력 임피던스 R_o 와 병렬 연결된 부하 커패시터 C_L 에 의해 dominant pole이 나타난다.

$$s_{p1} = -\frac{1}{R_o C_L}$$

고주파 nondominant pole은 노드 A, B, C에 낮은 임피던스를 인가하는 커패시터들에 인해 나타나는데, 노드 A에서의 임피던스는 대략 $1/g_{m7}$ 이며, 노드 B에서는 $1/g_{m8}$, 노드 C에서는 $1/g_{m6} + 1/g_{m1}$ 이다. 실제적인 S_{p1} 과 dc gain A_o 의 값에 따라 op-amp는 폐루프 단위이득에서 안정하거나 불안정할 수 있다.

그림 5는 다른 두 개의 C_L 에 따른 전압이득과 위상 응답을 나타낸 것이다. 그림에서 보면 C_L 이 커질수록 op-amp의 위상마진이 커지는 것을 알 수 있다. 이것은 2단이나 3단 op-amp에서 C_L 이 nondominant pole을 발생시키는 것과 반대이다. 2단이나 3단 op-amp에서는 증가된 C_L 이 dominant와 nondominant pole의 간격을 줄이고 따라서 위상마진을 줄인다. 결국 그림

4에서 보여지는 folded cascode op-amp는 고주파 SC filter에서 요구하는 큰 커페시티 부하에서의 넓고 안정된 폐루프 대역폭을 얻기에 매우 적합하다.




그림 5. CL에 따른 이득과 위상응답

Fig 5. The gain and phase responses of the op-amp for different values of CL

설계된 op-amp 구조는 그림 6에 나타내었고, 각각의 MOS 크기와 op-amp의 특성은 표 1과 표 2에 나타내었다.




그림 6. 설계된 op-amp 구조

Fig 6. The architecture of the designed op-amp

표 1. op-amp의 MOS 크기

Table 1. The op-amp MOS size

	MOS	L(μm)	W(μm)
M1	NMOS	2	350
M2	NMOS	2	350
M3	PMOS	2	53
M4	PMOS	2	53
M5	NMOS	2	14
M6	PMOS	2	60
M7	PMOS	2	60

	MOS	L(μm)	W(μm)
M8	NMOS	2	5
M9	NMOS	2	5
M10	NMOS	2	5
M11	NMOS	2	5
M12	PMOS	2	5
M13	PMOS	2	65
M14	NMOS	2	14
M15	NMOS	2	14
M16	PMOS	2	14

표 2. 설계된 Op-amp의 특성

Table 2. The characteristic of the designed op-amp

Open Loop Gain	60dB
Phase Margin	66° (1pF) 76° (2pF) 84° (5pF)
Unity Gain Frequency (C _L)	300MHz(1pF) 170MHz(2pF) 70MHz(5pF)
CMRR	71dB
PSRR V _{DD}	74dB
PSRR V _{SS}	77dB
Noise Spectral Density	38nV/Hz at 300MHz
Slew Rate	270V/μm with 1pF(C _L)
Power Dissipation	26mW
Offset Voltage	~5mV
Power Supply	V _{DD} (+5V) V _{SS} (-5V)

III. 결론

고속신호처리를 위한 많은 방법중에서 본 논문에서는 시스템내의 소자특성을 개선하는 방법으로써 모든 아날로그 및 아날로그-디지털회로에서 필수적인 능동소자로 사용되고 있는 Op-amp의 특성을 개선하였다. 특히 Op-amp의 여러 동작특성 중 고속도

동작과 직접관련이 있는 주파수대역을 확장하였으며 이를 위하여 기존의 1단 Op-amp에 설계한 복합부하구조를 추가하여 새로운 구조를 설계하였다. 설계된 CMOS 1단 광대역 Op-amp는 단위이득대역 폭이 170MHz ($C_L=2\text{pF}$)이며, 이 구조는 광대역 및 고속신호처리를 요구하는 고주파용필터 및 고속 아날로그회로에 응용될 수 있으리라 기대된다.

참고문헌

- [1] K. Martin and A. S. sedra, "Effects of the opamp finite gain and bandwidth on the performance of switched_capacitor filters" IEEE Trans. Circuits Syst., vol.CAS-28, pp.822-829, Aug. 1991.
- [2] B. S. Song, "A 10.7-MHz switched-capacitor bandpass filter" IEEE J. Solid-state Circuits, vol.SC-24, pp.320-324, Apr. 1989.
- [3] B. Y. Kamath, R. G. Meyer, and P. R. Gray "Relationship between frequency response and settling time of operational amplifiers" IEEE J. Solid-state Circuits, vol.SC-0, pp.347-352, Dec. 1974.
- [4] K. Bult and G. Geelen, "A Fast Settling CMOS Op-Amp for SC-Circuits with 90dB DC-Gain and 116MHz Unity-Gain Frequency"
- [5] D. B. Riber and M. A. Copeland, "Biquad Alternative for High-Frequency Switched-Capacitor Filters" IEEE J. Solid-state Circuits, vol.SC-20, pp.1085-1095, Dec. 1985.
- [6] Carlos A. Laber and P. R. Gray, "A Positive-Feedback Transconductance Amplifier with Application to High Frequency, High-Q CMOS Switched-Capacitor Filters" IEEE J. Solid-state Circuits, vol. SC-23, pp.1370-1378, Dec. 1988
- [7] P. R. Gray and R. G. Meyer, "Analysis and Design of Analog Integrated Circuits" New York: Wiley, 1984.

저자소개



신건순 (Gun-Soon Shin)

1972년 한양대학교 전기공학
과 졸업.

1983년 전북대학교 대학원 전
기공학과 졸업(공학석사).

1989년 전북대학교 대학원 전
기공학과 졸업(공학박사).

1993년 미국 Ohio State University 전기공학과.

Solid-State Microelectronic Lab. 객원교수

현재 금오공과대학교 전자 공학부 교수.

※ 주관심분야 : ASIC 및 아날로그 IC 설계 등 .