

원자외선 분광기 TDC 및 LVPS 전자보드의 열 해석

선광일^{1†}, 육인수¹, 남옥원¹, 진호¹, 박장현¹, 이진근¹, 유광선², 이대희², 오승환²
공경남¹, 한원웅¹, 민경욱², Jerry Edelstein³, Eric Korpela³
¹한국천문연구원 우주과학연구부
²한국과학기술원 인공위성연구센터
³Space Sciences Lab., Univ. of California, Berkeley

THERMAL ANALYSIS OF FIMS TDC AND LVPS ELECTRONIC BOARDS

K.-I. Seon^{1†}, I.-S. Yuk¹, U.-W. Nam¹, H. Jin¹, J.-H. Park¹, J.-G. Rhee¹, K.-S. Ryu²
D.-H. Lee², H.-S. Oh², K.-K. Kong¹, W. Han¹, K.-W. Min², J. Edelstein³, E. Korpela³
¹Space Science Research Division, Korea Astronomy Observatory
²Satellite Technology Research Center, KAIST
³Space Sciences Lab., Univ. of California, Berkeley
E-mail: kiseon@kao.re.kr

(Received October 15, 2002; Accepted November 18, 2002)

요 약

과학위성 1호의 탑재체 원자외선 분광기의 전자보드는 인공위성 운영시 경험하는 환경하에서 전자적 성능을 유지하기 위하여 전자부품의 온도가 지나치게 높아지지 않도록 열적 특성을 고려하여 설계하여야 한다. 이를 위하여 원자외선 분광기의 전자부의 보드수준에서 열 해석을 수행하였고, 원자외선 분광기의 작동환경하에서 전자부품의 허용온도 범위내에서 온도가 유지될 수 있음을 확인하였다.

ABSTRACT

Electronic boards of Far-ultraviolet IMaging Spectrograph (FIMS) should be designed to maintain their performances, and their temperatures should be remained within the allowed temperatures in operational environments. Thermal analysis at the electronic board level has been performed, and it is confirmed the electronics parts could be kept within their allowed temperature ranges.

Keywords: finite-elements methods, electronic boards, heat transfer

1. 서 론

2003년 발사에정인 과학위성 1호의 주탑재체인 원자외선 분광기(FIMS; Far-ultraviolet IMaging Spectrograph)의 주요 과학임무는 우리 은하 전체에 걸쳐 광범위하게 분포하는 고온 성간물질의 공

[†]corresponding author

간적 분포와 진화를 연구하는 것이다(유광선 등 1998, 선광일 등 2000). 이러한 과학임무의 성공적인 완성을 위하여 FIMS 개발이 거의 마무리 단계에 와 있다.

원자외선 분광기와 같은 인공위성 탑재체는 궤도 운영시 인공위성이 태양 쪽에 있는 경우와 지구 반대쪽에 있는 경우에 따라, 극심한 온도 변화를 겪게 된다. 따라서, 인공위성 탑재체는 고진공, 고온 및 저온과 같은 궤도환경을 경험하므로 이와 같은 극심한 환경조건에 견딜 수 있도록 설계 및 제작 되어야 한다(황도순 1999, 김진희 등 2000).

우주공간(space)에서 사용되는 전자장비의 열적 특성은 지상의 장비와는 다르다. 지상에서는 공냉에 의하여 전자부품에서 발생하는 열을 방출할 수 있지만, 우주공간에서는 공기의 대류에 의한 냉각이 존재하지 않기 때문에 열 전도 및 복사열에 의해서만 열을 방출할 수 있다. 한편, 인공위성 탑재체의 특성상 무게 및 크기에 제한을 받기때문에 전자보드(electronic board)와 전자보드 사이의 배치뿐만 아니라 전자보드 수준에서의 전자부품의 배치 또한 제한된 공간내에서 최적화되어야 한다. 모든 전자부품은 최소 및 최대 허용 온도 범위내에서만 동작을 보장할 수 있으므로 설계시에 미리 예상되는 전자보드의 온도분포를 계산하여 각 부품의 온도가 허용 온도 범위내에 있음을 확인하여야 한다.

본 논문에서는 기본적인 전자보드의 열 해석 방법에 대하여 논의하고 FIMS의 전자부 중 많은 열을 발생할 것으로 생각되는 TDC(Time to Digital Converter) 전자보드와 LVPS(Low Voltage Power Supply) 전자보드에 대하여 열 해석을 수행한 결과를 보여주고자 한다. 정밀한 온도분포를 계산하기 위해서는 인공위성 궤도상에서의 운용 시나리오 및 모든 전자보드의 배열 및 conformal coating 등을 모두 고려해야 하지만, 본 연구의 목적은 전체적인 온도분포를 확인하고 최악의 상황에 전자부품의 온도가 허용 온도 범위내에 있음을 확인하기 위한 것이므로 최악의 조건을 가정하여 최대한 단순화하여 열해석을 수행하였다. 원자외선 분광기의 열 해석 과정에서 모델링 및 후처리(post-processing)을 위해서는 MSC/PATRAN을 이용하였고 모델 계산을 위해서는 MSC/NASTRAN을 이용하였다(김진희 등 1999).

2. 회로기판(Printed Circuit Board)에서의 열 전도

반도체 집적회로(Integrated Circuit, IC) 패키지 내부의 반도체 칩(semiconductor chip)은 전력(power)의 일부를 열의 형태로 손실한다. 손실된 열은 플라스틱 패키지를 통하여 외부의 환경으로 전달된다. 이때 반도체 칩의 온도는 외부 환경에 비하여 높아지게 되며, 플라스틱 패키지의 형상이나 회로기판(printed circuit board, PCB)의 형상 또는 전자부품의 배치에 의하여 칩밖으로 얼마나 빨리 열이 전달되는가가 결정된다. 반도체 집적회로의 지속적인 고집적화로 인해 전력 소모량과 열 발생량은 증가하고 있지만, 허용가능한 junction 온도는 큰 변함이 없다. 따라서, 발생한 열을 효과적으로 분산시키기 위해 전자부품의 배치에 많은 주의를 기울여야 한다.

집적회로의 열 방출 특성을 기술하기 위해 주로 2개의 열 저항(thermal resistance) 값을 정의한다(Texas Instruments 1999, Guenin 2001). 열 저항은 열이 흐르는 경로상의 두 점 사이의 온도 차이를 그 경로상에서 분산된 전력(dissipated power)으로 나누어준 값,

$$\theta_{AB} = \frac{T_A - T_B}{P_{AB}}$$

으로 정의된다. 여기서 A 는 온도가 높은 지점의 온도이고 B 는 온도가 낮은 지점의 온도이다. 반도체 장비를 고려할 때, A 점은 거의 항상 칩의 가장 뜨거운 지점을 나타내고 B 점은 경로상의 임의의 점을 나타낼 수 있다. 열 저항 θ_{AB} 는 무한대의 크기를 갖거나 또는 온도가 일정하게 유지되는 heat sink 위에 전자부품이 장착된 경우에 그 부품의 열 분산 능력을 나타낸다. 열 저항값은 JEDEC의 열 표준(thermal standards) 문서인 JESD51 등에 따라 실험에 의하여 측정하거나 이론적으로 계산할 수 있으며, 다음과 같이 2개의 중요한 열 저항값을 정의할 수 있다(JEDEC 1995).

- θ_{JC} , **Junction to Case** 열 저항 - 칩의 다이오드 junction에서 집적회로 플라스틱 패키지의 가장 뜨거운 점으로 1W의 비율로 열을 유도하기 위한 온도기울기. 실제로는 칩 표면의 임의의 점에서부터 패키지 표면의 한 점 사이의 온도 기울기이다. 일반적으로 패키지 표면의 온도를 측정하기 위해서 칩 중앙 바로 윗 표면의 한 점을 택하기도 한다.
- θ_{JA} , **Junction to Ambient** 열 저항 - 집적회로 칩의 junction에서 공기 또는 패키지 주변의 한 지점으로 1W의 비율로 열을 만들기 위한 온도 기울기. 일반적으로는 칩 표면의 가장 뜨거운 지점부터 플라스틱 패키지에서 1" 상류에서 측정된 온도 기울기로 측정한다.

열 저항의 역수는 derating factor라고 불리며, 주변의 온도가 어떤 특정한 값 이상 올라갈 때 칩의 junction 온도도 올라가기 때문에 junction 온도를 허용온도 미만으로 유지하기 위해 칩에서 소모되는 전력을 얼마나 줄여야 하는지를 결정한다. 주변 온도가 T_A 이고 허용가능한 최대 junction 온도가 T_{Jmax} 일 때, 칩에서 소모가능한 최대 전력은

$$P_{max} = \frac{T_{Jmax} - T_A}{\theta_{JA}}$$

으로 나타낸다(Analog Devices Inc. 2000).

회로기판은 일반적으로 그림 1과 같이 구리 호일(copper foil)로 된 층과 유리 강화 중합체(glass-reinforced polymer, FR4)로 된 층을 여러겹으로 겹친 층 구조를 갖는다. 대부분의 열 해석에서는 이러한 층 구조를 두개의 유효 열 전도율을 갖는 균질 물질로 처리해도 충분하다(Graebner 1995). 하나는 회로기판 평면상에서의 열의 흐름을 기술하기위한 열 전도율($k_{||}$)이며, 다른 하나는 평면에 수직인 열의 흐름을 나타내기 위한 열 전도율(k_{\perp})이다. 회로기판 평면상의 열 전도율은 구리 층과 FR4 층이 병렬로 연결된 것으로 볼 수 있고 회로기판 평면에 수직인 열 전도율은 여러개의 저항이 직렬로 연결된 것으로 볼 수 있으므로 전체 회로기판에 대하여 평균된 열전도율은

$$k_{||} = k_{Cu} \left(\frac{\Delta z}{z} \right)_{Cu} + k_{FR4} \left(\frac{\Delta z}{z} \right)_{FR4} \quad (1)$$

$$\simeq k_{Cu} \left(\frac{\Delta z}{z} \right)_{Cu} \quad (2)$$

$$k_{\perp} = \left[\frac{1}{k_{Cu}} \left(\frac{\Delta z}{z} \right)_{Cu} + \frac{1}{k_{FR4}} \left(\frac{\Delta z}{z} \right)_{FR4} \right]^{-1} \quad (3)$$

$$\simeq k_{FR4} \quad (4)$$

으로 계산할 수 있다. 여기서, z 는 전체 회로 기판의 두께이며, Δz 는 각 층의 회로 기판의 두께를 의미한다. 실제 회로기판으로부터 측정된 값과 비교하여 10% 이내로 정확함이 알려져 있다(Azar & Graebner 1996).




그림 1. 회로기판의 층구조.

표 1. 열 해석을 위한 회로기판 관련 물리량.

물리량	값
Copper Conductivity	0.386 W/mm/°C
FR4 Epoxy Glass	2.94×10^{-4} W/mm/°C
Board total thickness	1.6 mm
Copper thickness/layer	1.4 mil = 0.0356 mm = 35.6 μ m
Effective conductivity k_{\parallel}	1.746×10^{-2} W/mm/°C for 2 Cu layers 2.604×10^{-2} W/mm/°C for 3 Cu layers
Effective conductivity k_{\perp}	3.077×10^{-4} W/mm/°C for 2 Cu layers 3.150×10^{-4} W/mm/°C for 3 Cu layers

각각의 구리층의 전도율($k_{Cu} = 0.386$ W/mm/°C)은 FR4의 전도율($k_{FR4} = 2.94 \times 10^{-4}$ W/mm/°C)에 비하여 1,300배 크다. 이 때문에 수직 방향의 평균 전도율과 수평 방향의 전도율이 큰 차이를 보이게 되며, 회로기판의 전도율은 매우 비등방적이게 된다. 이때, 구리 층의 수에 따라 비등방성이 증가한다. 구리층이 상대적으로 얇다고 하더라도 수평 방향의 전도율 k_{\parallel} 이 수직 방향의 전도율 k_{\perp} 에 비하여 매우 크다. 따라서 회로기판에 대한 열 해석을 수행할 때 다음의 두 가지 사항을 알 수 있다.

- FR4의 열 전도도가 낮기 때문에 구리의 경로가 연속적으로 연결되어 있으면 그 길로 열 전도가 주로 일어날 것이다.
- 구리가 연속적으로 연결되어 있지 않다면, 그 경로로는 열 전도가 잘 일어나지 않을 것이다.

실제로는 특별한 경우를 제외하고 회로기판상의 모든 구리 trace를 전부 고려하기는 힘들며 열 전도에서 중요한 역할을 하는 연속적인 구리 층과 FR4 층만을 고려하여 열 해석을 수행한다. 이때, 모든 구리 선을 고려하지 않고 열 원(heat source)으로부터 충분한 거리까지 열을 전달 할 수 있는 구리층만을 계산에 포함해야 한다. 실제 실험에 의하면 구리와 FR4 사이의 경계면에서는 열 저항이




그림 2. (a) TDC X 및 (b) TDC Y 전자보드의 주요 부품 배치도.

표 2. TDC X 및 TDC Y 전자보드 주요 부품의 열적 특성.

Part	θ_{JC}	Power	TDC X or Y	Comment
MAX9698(1)-(4)	75 °C/W	0.25 W	TDC X, TDC Y	
AD679	8° C/W	0.756 W	TDC X, TDC Y	
AD712, AD719(1)-(2)	22° C/W	0.1 W	TDC X, TDC Y	
AD822	(22° C/W)	0.1 W	TDC X, TDC Y	samed as AD712
AD847	30° C/W	0.1 W	TDC X, TDC Y	
AD7820	10° C/W	0.1 W	TDC Y	
IRHF7130, IRHF7130(1)	5° C/W	0.1 W	TDC X, TDC Y	
IRHF9130, IRHF9130(1)	5° C/W	0.1 W	TDC X, TDC Y	
IRHF7130(2)-(3)	5° C/W	0.3 W	TDC Y	
IRHF9130(2)-(3)	5° C/W	0.3 W	TDC Y	

거의 없음이 알려져 있다(Graebner 1995). 표 1은 일반적으로 사용되는 회로기판의 두께 및 구리층의 갯수에 따른 전도율을 보여준다.

3. TDC 전자보드의 열해석

TDC 전자보드는 원래 Card Cage Structure(CCS)의 일부분으로 설계되어 CCS에 장착되어 있는 다른 전자보드와 마찬가지로 edge lock을 통하여 열을 외부로 분산시키도록 되어 있었다. 그러나, 열 해석 결과 일부 부품의 junction 온도가 매우 높게 나왔기 때문에 기계 구조를 완전히 새로 설계하여 CCS의 윗부분에 다른 전자보드와는 별도로 장착하도록 하였으며, edge lock이 아니라 TDC X 및 TDC Y 박스에서 직접적으로 열이 분산될 수 있도록 하였고, 전자 회로 또한 새로 설계하였다.




그림 3. 주변 온도가 45°C일 때, (a) TDC X 및 (b) TDC Y 회로기판의 온도 분포. TDC X 회로기판의 최대온도는 약 66도, TDC Y 회로기판의 최대온도는 약 69도이다. 최저온도는 두 경우 모두 45도이다. Contour map은 최소, 최대온도 사이의 온도를 12개로 균일하게 등분하여 표시하였다.

표 3. 주변 온도가 45°C일 때, TDC X 부품의 junction 및 case 온도.

Part	Junction Temperature (°C)			Case Temperature (°C)		
	T _J	T _{Jmax}	%	T _C	T _{Cmax}	%
MAX9698 (1)	71.4	150	47.6	52.7	125	42.2
MAX9698 (2)	72.1	150	48.1	53.4	125	42.7
MAX9698 (3)	73.9	150	49.3	55.1	125	44.1
MAX9698 (4)	75.4	150	50.3	56.6	125	45.3
AD679	72.5	150	48.3	66.4	125	53.1
AD712	57.7	150	38.5	55.5	125	44.4
AD822	53.3	150	35.5	51.1	125	40.9
AD847	59.7	150	39.8	56.7	125	45.4
IRHF7130	49.6	150	33.1	49.1	125	39.3
IRHF9130	52.7	150	35.1	52.2	125	41.8

그림 2는 새롭게 설계된 TDC X 및 TDC Y 전자보드의 주요 부품에 대한 배치도를 보여주며, 표 2는 각 전자보드에 대한 주요 부품에 대한 열적 특성을 보여준다. 각 부품에 대한 junction to case 열 저항은 각 부품의 제조회사에서 제공하는 값을 사용하였으며, 각 부품에 따라 예상되는 소모 전력량을 계산하였다. 회로기판은 2장에서 소개한 방법을 따라 2차원 요소(two dimensional elements)로 가정하여 유한요소 방법으로 해석하였으며, 각 부품의 junction은 점 요소(point elements)로 가정하고 각각의 부품에 해당하는 소모 전력량을 할당하였다. 각 부품의 junction으로부터 회로기판까지의 열 경로(thermal path)는 junction to case 열 저항을 갖는 1차원 요소로 단순화 하였다. 각 부품 주변의 정밀한 온도분포를 계산하는 것이 목적이 아니고 전체 전자보드의 온도분포 및 최악의 상황에서 최고 얼마까지 온도가 올라갈 것인지를 확인하기 위한 것이 목적이므로 이러한 가정으로도 충분한 결과를 얻을 수 있다. 그림 3은 이러한 방법을 따라 유한요소 방법으로 해석하여 TDC X 및 TDC Y

표 4. 주변 온도가 45°C일 때, TDC Y 부품의 junction 및 case 온도.

Part	Junction Temperature (°C)			Case Temperature (°C)		
	T _J	T _{Jmax}	%	T _C	T _{Cmax}	%
MAX9698 (1)	72.2	150	48.1	53.5	125	42.8
MAX9698 (2)	73.2	150	48.8	54.5	125	43.6
MAX9698 (3)	77.5	150	51.7	58.8	125	47.0
MAX9698 (4)	79.6	150	53.1	60.8	125	48.6
AD679	74.6	150	49.7	68.6	125	54.9
AD7820	56.8	150	37.9	55.8	125	44.6
AD712 (1)	54.2	150	36.1	52.0	125	41.6
AD712 (2)	58.5	150	39.0	56.3	125	45.0
AD822	53.5	150	35.7	51.3	125	41.0
AD847	61.9	150	41.3	58.9	125	47.1
IRHF7130 (1)	49.7	150	33.1	49.2	125	39.4
IRHF7130 (2)	56.9	150	37.9	55.4	125	44.3
IRHF7130 (3)	60.5	150	40.3	59.0	125	47.2
IRHF9130 (1)	52.8	150	35.2	52.3	125	41.8
IRHF9130 (2)	53.9	150	35.9	52.4	125	41.9
IRHF9130 (3)	55.4	150	36.9	53.9	125	43.1

전자보드에 대하여 계산된 온도 분포를 보여준다. 해석의 편의를 위해 각 전자부품의 junction은 점으로 표현되었기 때문에 그림에서 각 junction의 온도는 나타나지 않았으며, 회로기판의 온도분포만 보여주고 있다. 표 3과 표 4는 TDC X 및 TDC Y 전자보드에 대하여 각 부품에 대하여 계산된 온도를 보여준다. 과학위성 1호의 온도 요구조건은 -45°C에서 +45°C이다. 과학위성 1호의 기계구조는 우리별 3호와 매우 유사하며, 우리별 3호의 CCD 카메라가 탑재되었던 위치에 FIMS가 탑재되게 된다. 우리별 3호의 CCD 카메라 및 충전지에서의 온도변화는 각각 약 20 ~ 25°C와 약 5 ~ 12°C 정도의 매우 안정된 온도 변화를 보여주고 있다(강경인 등 2001). 따라서, 온도 요구조건을 만족할 것으로 예상되며, 표 3과 표 4는 FIMS 박스의 온도가 가장 높은 +45°C일 때를 가정했을 때, 각 전자 부품의 예상온도이다. TDC X 및 TDC Y 전자보드에 대한 최고 온도는 MAX9698에서 나타났다.

4. LVPS 전자보드의 열해석

LVPS 전자보드는 열적으로는 문제가 없었으나 일부 부품에 대하여 우주공간에서 사용할 수 있는(space-graded) 부품을 구할 수 없어서 구매 가능한 부품만을 이용하여 완전히 다시 설계하였다. LVPS 전자보드는 TDC 전자보드와 같은 방법으로 유한요소 방법으로 해석하였으며, 그림 4(a)와 (b)는 각각 최종 확정된 전자보드의 주요 부품에 대한 배치도 및 계산된 온도 분포를 보여준다. TDC 전자보드와 마찬가지로 각 전자부품의 junction은 점으로 표현되었기 때문에 그림에서 각 junction의 온도는 나타나지 않았으며, 회로기판의 온도분포만 보여주고 있다. 이때, LVPS 주요 부품에 대한 열적 특성은 표 5에 나타내었으며, 표 6는 LVPS 주요 전자 부품의 온도 계산 결과이다. 두개의 SMTR와 FMC는 flange가 LVPS 박스에 직접 접촉하도록 하여 열의 분산을 쉽게 하였다. JANSR2N7424의 경우 Silk-pad 등을 사용하여 PCB에 접촉하도록 하였다. 그림 4(b)와 표 6는 LVPS 박스 외곽의 온




그림 4. (a) LVPS 전자보드의 주요 부품 배치도, (b) 주변 온도가 0°C일 때, LVPS 회로기판의 온도 분포. LVPS 회로기판의 최저온도는 0도, 최대온도는 약 17도이다. Contour map은 최소와 최대온도 사이의 온도를 12개로 균일하게 등분하여 표시하였다.

표 5. LVPS 전자보드 열해석을 위한 주요 부품의 열적 특성.

Part	θ_{JC}	Power	ΔT (J to C)	Comment
SMTR2805S	1.12°C/W	2.1 W	2.34	Direct heat flow through Flange from case to sink (0°C)
SMTR2812D	1.52°C/W	4.8 W	7.29	
FMC 461 Filter	6.25°C/W	0.32 W	2.00	Junction to Case Case to Sink
JANSR2N7424	0.5°C/W	1.1 W	0.55	
OM1850STM	4.2°C/W	1.05 W	2.70	Cold Rolled Steel, 2 x 3 flanges Case to Sink
OM3914STM	3.5°C/W	0.77 W	4.42	
JTX1N5811	27°C/W	0.35 W	9.45	
AD822	22°C/W	0.1 W	2.20	
Flange	0.062°C/W			

도가 0°C일 때 계산된 LVPS 주요 부품의 온도 계산 결과이며, 온도가 45°C일 때 junction 및 case 온도에 45°C만 더하면 된다. 외곽의 온도가 45°C일 때 허용 가능한 온도에 대한 %값을 표 6에 나타내었다. 최고 온도는 OM1850STM에서 나타났다.

5. 요약 및 결론

본 연구를 통하여 과학위성 1호에 탑재를 위해 개발되고 있는 원자외선 분광기(FIMS)의 전자부품 열을 가장 많이 낼 것으로 생각되는 TDC 및 LVPS 전자보드에 대하여 유한요소방법을 통하여 열 해석을 수행하였다. TDC X, TDC Y 및 LVPS 회로기판에 대하여 두개의 열 전도율을 갖는 비등방적인 회로기판을 가정하였으며, 열을 발생하는 전자부품에 대하여 제조회사에서 제공하여 열 저항

표 6. 주변 온도가 0°C일 때, LVPS 부품의 Junction 및 case 온도.

Part	Junction Temperature (°C)			Case Temperature (°C)		
	T _J	T _{Jmax}	$\frac{T_J+45}{T_{Jmax}}$	T _C	T _{Cmax}	$\frac{T_C+45}{T_{Cmax}}$
SMTR2805S	3.31	150	32.2	0.13	125	36.1
SMTR2812D	5.66	150	33.8	0.30	125	36.2
FMC 461 Filter	2.01	150	31.3	0.02	125	36.0
JANSR2N7424 (1)	0.81	150	30.5	0.24	125	36.2
JANSR2N7424 (2)	0.77	150	30.5	0.22	125	36.2
JANSR2N7424 (3)	0.79	150	30.5	0.23	125	36.2
JANSR2N7424 (4)	0.76	150	30.5	0.22	125	36.2
OM1850STM	21.22	150	44.1	16.82	125	49.5
OM3914STM	16.76	150	41.2	14.07	125	47.3
JTX1N5811	16.18	150	40.8	6.72	125	41.4
AD822	6.96	150	34.6	4.76	125	39.8

값을 이용하였다. FIMS의 온도가 45°C인 최악의 경우에 대하여 열해석을 수행하였으며, 열해석 결과 3개의 전자보드 모두에 대하여 최대 허용온도의 55% 이상으로 온도가 올라가지 않음을 보였다. 따라서, 전자부품의 작동에는 문제가 없음을 확인하였고, 최근 최종 조립된 비행모델의 실험 결과로부터 계산 결과 이상으로 온도가 올라가지 않음을 확인하였다.

감사의 글: 이 연구는 한국천문연구원의 Astro21과 과학기술부 과학위성 1호 연구사업의 연구비 지원에 의하여 수행되었습니다.

참고문헌

강경인, 선종호, 선광일 2001, private communication (<http://satrec.kaist.ac.kr>)
 김진희, 김성훈, 이주훈, 황도순 2000, 한국항공우주학회지, 28, 133
 김진희, 이주훈, 황도순, 김성훈 1999, MSC Korea User's Conference, 10, 23
 선광일, 유광선, 육인수, 박장현, 남옥원, 한원용, 선종호, 민경욱, Edelstein, J., & Korpela, E. 2000, 한국우주과학회지, 17, 77
 유광선, 선광일, 민경욱, & Edelstein, J. 1998, 한국우주과학회지, 15, 359
 황도순 1999, 한국항공우주학회지, 27, 111
 Analog Devices Inc. 2000, ADI Reliability Handbook (<http://www.analog.com/corporate/quality/manuals/>)
 Azar, K., & Graebner, J. E. 1996, Proceedings of SEMI-THERM XII Conference, helded in Texas Austin USA, 169
 Graebner, J. E. 1995, in Technical Brief, Electronics Cooling Magazine, 1
 Guenin, B. M. 2001, in Calculation Corner, Electronics Cooling Magazine, 7
 JEDEC 1995, EIA/JESD51, Methodology for the Thermal Measurement of Component Packages (Arlington: JEDEC)

Texas Instruments 1999, Thermal Characteristics of Linear and Logic Packages Using JEDEC PCB Designs (<http://www.ti.com>)