

# 소자간 결합효과를 고려한 5.8 GHz ISM 대역 고이득 MMIC 증폭기

## A 5.8 GHz High Gain MMIC Amplifier Considering the Coupling Effects among the Lumped Elements

황 인 갑

In-Gab Hwang

### 요 약

본 논문에서는 ISM대역에서 사용 가능한 5.8 GHz 고이득 증폭기를 MMIC로 설계 제작하였다. 능동소자로는 HEMT를 사용하였으며, 수동소자로는 spiral 인덕터와 metal insulator metal 커패시터를 이용한 개별소자를 사용하였다. 고이득 증폭기의 안정도를 해결하기 위하여 RC 귀환회로를 사용하였으며 4단 증폭기를 사용하여 31 dB의 이득을 얻었다. 고이득 증폭기이므로 layout 시 수동 소자간의 결합효과에 의한 발진을 방지하기 위하여 소자간의 거리를 가능한 한 멀리하고, 입력단과 출력단 사이에 비아 접지를 두어 소자간의 결합효과를 최소화하였다.

### Abstract

A 5.8 GHz high gain MMIC amplifier was designed and fabricated. A HEMT was used as a active device and the spiral inductors and the metal insulator metal capacitors were used as the passive devices. To stabilize the high gain amplifier a RC feedback circuit was used. The amplifier has 4 stage and 31 dB measured gain. To prevent a oscillation by the coupling effects among the passive devices, the distance between the passive devices are made as far as possible. The via grounds were used to reduce the coupling effect between the input stage and the output stage.

Key words : 증폭기, 결합효과, MMIC

### I. 서 론

통신 기술의 발전과 함께 이를 뒷받침할 통신 부품도 빠르게 발전하고 있으며, RFIC(Radio Frequency Integrated Circuit)와 MMIC(Monolithic Microwave Integrated Circuit)는 그 중에서도 주목받는 부품이다. RFIC와 MMIC는 많은 부품을 한 개의 칩 안에 집적하므로 통신장비의 소형화와 저 경량화에 필수적이며, 날로 그 수요가 증가하고 있다.

MMIC는 높은 주파수에서 사용되므로 집적화 시 사용되는 수동 소자의 특성 감소에 의한 MMIC의 특성 저하뿐만 아니라 소자간의 결합효과에 의한 오 동작이 많이 문제가 되며, 이를 해결하기 위한 많은 연구가 이루어지고 있다.<sup>[1]-[7]</sup>

본 연구에서는 ISM 대역에서 사용 가능한 5.8 GHz 고이득 증폭기를 MMIC로 설계 제작하였다. Layout 시 고이득 증폭기의 결합효과에 의한 오 동작을 방지하기 위하여 소자간의 거리는 주어진 여

전주대학교 공학부 전기전자전공(Division of Electric and Electronic Engineering, Jeonju University)

· 논문 번호 : 20020923-114

· 수정완료일자 : 2002년 10월 28일

건 하에서 가능한 한 멀리 떨어지도록 하였으며 저 전력 단인 입력단과 고전력 단인 출력단 간의 결합 효과를 줄이기 위하여 두 단 사이에 비아 접지를 사용하였다.

## II. 증폭기의 설계

본 연구에서 제작하고자 하는 증폭기의 사양은 입력주파수가 5.725 GHz~5.875 GHz, 이득이 40 dB, 입력 삽입 손실이 15 dB, 출력 삽입 손실이 15 dB이다. 설계에 사용된 능동 소자는 HEMT로 동작점은  $V_{ds} = 2 V$ ,  $I_{ds} = 8.9 mA$ 로 하였다. 이 동작점에서  $f_i$  주파수는 약 40 GHz이고 증폭기의 중심주파수인 5.8 GHz에서  $G_{max}$ 가 약 17 dB이며, 트랜지스터 자체의 안정도 특성은  $K < 1$ 로 potentially unstable함을 보인다.<sup>[1]</sup>

연구하고자 하는 증폭기는 고이득 증폭기를 MMIC로 제작하는 경우이므로 증폭기의 안정도 설계에 많은 중점을 두어, 설계된 증폭기의 안정도가 0.5 GHz~40 GHz 까지 만족하도록 설계하였다. 일반적으로 증폭기의 안정도는 증폭기의 이득을 줄여 줌으로서 만족시킬 수 있으므로, 본 설계에서는 RC 귀환 회로를 증폭기의 기본 회로 구조로 사용하였다<sup>[2]</sup>. 이 구조에서 계산된  $G_{max}$ 는 5.8 GHz에서 약 12.5 dB이다. 따라서, 40 dB의 증폭기를 설계하기 위하여서는 4단의 증폭기가 필요하며 각 단의 이득은 첫째 단의 이득을 12 dB로 하고 나머지 3개의 단은 모두 10 dB로 하여, 총 4단의 이득이 42 dB로 2 dB의 설계 여유가 있도록 하였다.

초단 증폭기는 저잡음 증폭기로 설계하였으며 잡음지수를 줄이고 안정도를 보장하기 위하여 소스에 degenerate 인덕터를 사용하였다. 입력단은 잡음 정합을 하였으며 출력단은 입력단 정합 설계가 끝난 후 임피던스 정합을 하였다. 회로 설계 시 수동소자는 spiral 인덕터와 MIM 커패시터를 이용한 개별 소자를 이용하였으나, 입력단 잡음정합회로는 MMIC에서 사용되는 개별 소자의 손실이 많아 MMIC 칩 외부에서 하도록 하였고 그 외 출력측 정합회로와 바이어스용 인덕터 등 모든 수동 소자는 MMIC로 설계하여 칩 내부에 내장시켰다. 그림 1에 설계한 초단 증폭기의 회로와 주파수 특성이 보인다. 5.8




그림 1. 설계된 초단 증폭기. (a) 증폭기의 회로도, (b) 증폭기의 주파수 특성  
Fig. 1. Designed the first stage amplifier. (a) the amplifier circuit, (b) the frequency characteristics of the amplifier.

GHz에서 초단 증폭기의  $S_{21}$ 은 약 12 dB,  $S_{11}$ 이 -31 dB,  $S_{22}$ 가 -17 dB로 예상할 만큼의 결과를 얻었다.

둘째 단 증폭기는 안정도를 해결하기 위하여 드레인과 게이트 사이에 RC 귀환회로를 사용하였고, 입출력단 정합은 임피던스 정합을 하였다.

그림 2 (a)와 (b)에 둘째 단 증폭기의 회로와 주파수 특성이 각각 보인다. 증폭기의 이득 주파수 특성은 귀환회로를 사용하였으므로 광 대역 특성을 보이며, 설계된 증폭기의  $S_{21}$ 이 10 dB,  $S_{11}$ 이 -23 dB,  $S_{22}$ 가 -18 dB로 직렬 연결 시 만족할 만큼의 입력 삽입 손실과 출력 삽입 손실을 얻었다. 셋째 단과 넷째 단 증폭기는 둘째 단 증폭기를 그대로 사용하였으며, 4개의 증폭기를 직렬 연결한 결과, 그림 2 (c)에 보이는 바와 같이 이득이 약 43 dB,  $S_{11}$ 이 -35 dB,  $S_{22}$ 가 -20 dB로 사양을 만족하는 4단 증폭기를 얻었으며, 표 1에 제작하고자 하는 증폭기의

표 1. 증폭기의 사양과 설계 및 측정 결과  
Table 1. Specifications of the amplifier and the results of the design and the measurements.

항 목	사양	설계결과	측정결과
입력주파수 (GHz)	5.725 ~ 5.875	5.725 ~ 5.875	5.725 ~ 5.875
$S_{21}$ (dB)	40	43	31
$S_{11}$ (dB)	-15	-35	-35
$S_{22}$ (dB)	-15	-20	-26


설계사양과 설계결과를 요약해 놓았다.

### III. 인덕터 간의 결합효과


증폭기 설계 후 layout 시 초고주파 회로의 layout 은 소자간의 결합효과가 문제가 되므로 소자간의 결합효과를 최소로 하는 구조나 소자간의 간격을 최대한 멀리하여 layout 하여야 한다. 하지만 소자간의 간격을 멀리 하는 것은 칩 크기를 크게 하므로 소자간의 거리를 무조건 멀리 할 수는 없다.

Si RFIC의 경우 가까운 소자간의 결합효과는 제작된 LNA의 주파수 특성에 영향을 미치는 것이 알려졌다<sup>[3]</sup>, Si 기판에 제작된 인덕터와 인덕터 간의 결합효과와 이를 방지하기 위한 가드 링에 대한 연구도 이루어지고 있다<sup>[4][5]</sup>. GaAs MMIC 경우 인덕터 간의 결합 효과뿐만 아니라 인덕터와 커패시터, 인덕터와 비아 홀 등 소자와 소자간의 결합효과에 대하여 연구가 되고 있으며<sup>[6][7]</sup>, spiral 인덕터의 경우 결합효과는 인덕터의 크기, 인덕터의 회전방향, 기판의 두께 등에 의하여 영향을 받는다<sup>[7]</sup>.

본 연구에서는 100  $\mu\text{m}$  두께의 GaAs 기판을 사



(b)




(c)

그림 2. 설계된 둘째 단 증폭기 및 전체 증폭기. (a) 둘째 단 증폭기의 회로도, (b) 둘째 단 증폭기의 주파수 특성, (c) 전체 증폭기의 주파수 특성

Fig. 2. Designed the second stage amplifier and the whole amplifier. (a) the second stage amplifier circuit, (b) the frequency characteristics of the second stage amplifier, (c) the frequency characteristics of the whole amplifier.

용하므로 기존의 연구결과를 직접 이용할 수 없어 인덕터와 인덕터간의 결합효과를 EM 시뮬레이션하여 그 결과를 이용하였다. 그림 3은 결합효과 시뮬레이션에 사용된 인덕터의 모양을 보여준다.

인덕터의 크기는 내경이 100  $\mu\text{m}$ , 금속 폭이 10  $\mu\text{m}$ , 금속과 금속 사이의 간격이 10  $\mu\text{m}$ 이며, 그림 3 (a)와 (b)는 같은 크기의 인덕터에서 두 개의 인덕터의 회전 방향이 같은 경우와 다른 경우이다. 시뮬레이션에 사용된 인덕터는 1턴에서부터 5턴까지



(a)




그림 3. 인덕터 결합 효과 시뮬레이션에 사용된 인덕터 구조  
 Fig. 3. Inductor structures which are used for the coupling effect simulations.




그림 4. 인덕터 간의 결합 효과 시뮬레이션. (a) 1턴 인덕터의 결합효과, 그룹 (a)는 그림 3의 구조 (a)이며 그룹 (b)는 그림 3의 구조 (b), (b) 1턴부터 5턴까지 100 μm 떨어진 인덕터간의 결합효과

Fig. 4. Simulation results of inductor coupling effects. (a) 1 turn inductor coupling effect, group(a) is for the inductor structure of Fig 3(a), and group(b) is for the inductor structure of Fig 3(b), (b) Simulation results of inductors from 1 turn to 5 turns which are apart 100 μm each.

의 크기이며 두 인덕터 사이의 거리는 10 μm에서 100 μm까지 변화시켰다. 100 μm는 GaAs 기판의 두께와 같은 길이이며, layout 시 가장 가까운 인덕터 간의 간격과 같다. 그림 4의 (a)는 1턴 인덕터의 간격을 10 μm에서 60 μm까지 변화하며 시뮬레이션한 결과이다. 그룹 (a)는 그림 3의 구조 (a)와 같이 인덕터의 회전 방향이 같은 경우이고, 그룹 (b)는 그림 3(b)와 같이 인덕터의 회전 방향이 다른 경우이다. 시뮬레이션 결과는 인덕터에 흐르는 전류의 방향이 같은 경우 결합효과가 커짐을 알 수 있다.<sup>[7]</sup>

그림 4(a)에 보이듯이, 6 GHz에서 전류의 방향이 같은 경우 결합효과는 10 μm에서 60 μm 사이에서 약 -27 dB에서 -38 dB이고, 전류의 방향이 다를 경우 결합효과는 10 μm에서 60 μm 사이에서 약 -48 dB에서 -55 dB이다. 그림 4(b)는 인덕터 간의 거리가 100 μm일 때 1 턴부터 5 턴까지의 시뮬레이션결과이다. 6 GHz에서 1 턴의 경우 결합효과는 -57 dB이고 3 턴일 때 -39 dB, 5 턴일 때 -44 dB이다. 이 경우 인덕터의 회전 방향은 그림 3(a)와 같다. 5 턴의 결합효과가 3턴의 결합효과보다 작은 이유는 4 턴, 5 턴의 경우 결합효과가 주파수가 증가함에 따라 계속 증가하지 않고 중간주파수 대역에서 감소하였다가 다시 증가하는 특성 때문이며, 이러한 특성은 Si 기판의 경우에도 나타나고 있다<sup>[3]</sup>. GaAs 기판의 두께와 같은 100 μm 떨어진 인덕터의 경우 턴 수에 따라 예상했던 값보다는 큰 값인 -58 dB에서 -39 dB까지의 결합효과를 보여준다.

#### IV. Layout 및 측정 결과

인덕터간의 결합효과 시뮬레이션후 이 결과를 토대로 layout을 하였다. 그림 5는 제작된 칩의 사진이며, 칩의 크기는 2.5 mm×2.0 mm 이다. Layout 시 사용된 최대 크기의 인덕터는 5턴이며, 인덕터와 인덕터 사이의 최소 간격은 100 μm로 하였는데 이는 100 μm가 MMIC에서는 적은 거리가 아님에도 5턴 인덕터의 결합효과가 시뮬레이션 결과 최대 -39 dB까지 일어나기 때문이다. Layout 시 단자는 입, 출력 단자와 드레인, 게이트 전원 단자를 포함하여 모두 4개의 단자가 사용되었다. 입, 출력 단자는




그림 5. 제작된 증폭기 MMIC 칩. 크기: 2.5 mm × 2.0 mm  
 Fig. 5. Fabricated amplifier MMIC chip. Size: 2.5 mm × 2.0 mm.

on-chip 측정이 가능하도록 GSG probe 측정이 가능한 패드로 하였으며, 전원 단자는 GPG probe 측정이 가능한 패드로 하였다.

Layout 하고자 하는 증폭기는 4단 증폭기이나 칩 면적이 2.5 mm × 2.0 mm로 제한되어 있어 입력에서 출력까지 한 방향으로 layout을 하지 못하고 그 모양으로 layout을 했으며, 따라서 입력단과 출력단간의 결합효과에 의한 귀환 성분에 의하여 칩이 오동작하지 않도록 비아 접지를 입력단과 출력단 사이에 두어 결합효과를 최대한 줄였다.

드레인 전원은 칩 외곽에서 칩을 돌아가면서 4개의 트랜지스터에 바이어스가 되도록 layout 하였으며, 게이트 바이어스는 칩 중앙에서 가능하도록 layout 하여 두 종류의 바이어스 라인이 서로 겹치지 않도록 하였다. 각 단의 증폭기를 layout 함에 있어 게이트 쪽의 정합용 인덕터와 드레인 쪽의 부하 인덕터가 서로 옆에 위치하지 않고 아래 위쪽으로 위치하도록 하여, 가능한 한 멀리 떨어져 출력과 입력간의 결합효과에 의한 귀환이 생기지 않도록 하였다. 또한, 첫째 단 증폭기와 둘째 단 증폭기가 직렬 연결될 시 둘째 단 증폭기의 드레인 인덕터가 첫째 단 증폭기의 출력 정합 인덕터와 가능한 한 멀리 떨어져지도록 하여 두 단 사이의 결합효과에 의한 귀환을 방지하였다.

제작된 칩을 HP8510C network analyzer를 이용하여 측정하였다. 측정은 입력 정합 회로를 칩 외부에서 구현하도록 되어 있으므로 입력 정합 회로 없이

on-wafer로 측정하였으며, 측정 후 설계 소프트웨어에서 측정된 데이터 파일에 입력 정합 회로를 붙여 다시 시뮬레이션하여 입력 정합 회로가 있을 경우의 결과를 예측하여 보았다. 그림 2(c)는 증폭기의 설계 결과와 측정 후 시뮬레이션 결과를 보여주며 (이후 측정 값), 주요 항목의 설계 값과 측정값은 표 1에 요약되어 있다. 그림 2(c)에 보이는 바와 같이 측정된  $S_{21}$ 은 31 dB로 설계 값인 43 dB에 못 미치지만,  $S_{11}$ 과  $S_{22}$ 는 각각 -35 dB와 -26 dB로 설계 값보다 좋은 측정값을 보여주고 있다. 고이득 증폭기이나 발진을 하지 않고 설계 값보다 나은  $S_{11}$ ,  $S_{22}$ 를 보여 줌으로서 layout에서 수동소자 간의 결합효과가 제작된 칩에 영향을 미치지 않는 것으로 보인다. 제작된 칩의 소모 전류는  $V_{ds}=2$  V에서 53 mA로 설계 값인 35.6 mA보다 약 49 % 증가하였으며, 이득은 31 dB로 설계치보다 약 12 dB 감소하였다.  $S_{11}$ 과  $S_{22}$ 의 측정치가 설계치와 큰 차이가 없는 것은 수동소자의 특성이 설계 시와 제작 후 큰 차이가 없는 것으로 보이며, 증가된 소모 전류에 불구하고 단지  $S_{21}$ 이 설계값보다 줄었다는 것은 트랜지스터의 특성이 변화해 트랜지스터의 gm이 설계 시보다 약 50 % 정도 줄어 이득이 12 dB 정도 감소된 것으로 생각된다.

## V. 결 론

본 연구에서는 5.8 GHz ISM 대역에서 사용될 수 있는 고이득 증폭기를 MMIC로 제작하였다. 제작된 칩의 크기는 2.5 mm × 2.0 mm이며, 증폭기는 31 dB의 이득과 -33 dB, -28 dB의 입력과 출력 삽입 손실을 가졌다. 측정된 이득값은 설계치에 비하여 적었으나, 입출력 삽입 손실은 설계 값을 만족시켰다. 고이득 증폭기이므로 layout 시 소자간의 결합효과를 시뮬레이션 하여 본 후 인덕터 간의 최소 거리를 100  $\mu$ m로 하여 layout 시 결합효과가 최소화 되도록 하였다.

## 참 고 문 헌

- [1] J. H. Lee et al, "Pseudomorphic AlGaAs/InGaAs/GaAs high electron mobility transistors with

- super low noise performances of 0.41 dB at 18 GHz", *ETRI Journal* vol. 18, no. 3, 1996.
- [2] M. T. Murph, "Applying the series feedback technique to LNA design", *Microwave J.*, pp. 143-152, Nov. 2000.
- [3] C. S. Kim, M. Park, C. H. Kim. M. Y. Park, S. D. Kim, Y. S. Youn, J. W. Park, S. H. Han, H. K. Yu and H. Cho, "Design guide of coupling between inductors and its effect on reverse isolation of a CMOS LNA", *IEEE MTT-S Digest*, pp. 225-228, 2000.
- [4] Yony Yeung, Alan Pun, Zhiheng Chen, Jack Lau and Francois J. R. Clement, "Noise coupling in heavily and lightly doped substrate from planar spiral inductor", *IEEE International Symposium-*  
*on Circuit and Systems*, pp. 14055-1408, June 1997.
- [5] Chuan-Jane Chao, Shyh-Chyi Wong, Chia-Jen Hsu, Ming-Jer Chen and Len-Yi Leu, "Characterization and modeling of on-chip inductor substrate coupling effect", *IEEE MTT-S Digest*, pp. 157-160, 2002.
- [6] M. Werthen, I. Wolff, R. Keller and W. Bischof, "Investigation of MMIC inductor coupling effects", *IEEE MTT-S Digest*, pp. 1793-1796, 1997.
- [7] Inder J. Bahl, "Coupling effects between lumped elements", *IEEE Microwave Magazine*, pp. 73-79, Sept. 2001.

#### 황 인 갑



1981년 2월: 연세대학교 전기공학과 (공학사)

1983년 2월: 연세대학교 전기공학과 (공학석사)

1992년 12월: 아리조나주립대 전기 및 컴퓨터공학과 (공학박사)

1984년 3월 ~ 1986년 8월: 삼성전

자연구소 선임연구원

1993년 3월 ~ 1995년 8월: 한국전자통신연구원 선임연구원

1995년 8월 ~ 현재: 전주대학교 공학부 전기전자전공 부교수

[주 관심분야] RF 소자 및 회로 설계, Semiconductor Device Physics