Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A High Speed MUX/DEMUX Chip using ECL Macrocell Array

ECL 매크로 셀로 설계한 고속 MUX/DEMUX 소자

  • Lee, Sang-Hun (Dept.of Electrical Eletronics Engineering, Kyungnam University) ;
  • Kim, Seong-Jin (Dept.of Electrical Eletronics Engineering, Kyungnam University)
  • 이상훈 (경남대학교 전기전자공학부) ;
  • 김성진 (경남대학교 전기전자공학부)
  • Published : 2002.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a 155/311 Mb/s MUX/DEMUX chip using ECL macrocell away has been developed with a single device. This device for a 2.5 Gb/s SDH based transmission system is to interleave the parallel data of 51 Mb/s into 155 Mb/s(or 311 Mb/s) serial data output, and is to interleave a serial input bit stream of 155 Mb/s(or 311 Mb/s) into the parallel output of 51 Mb/s. The input and output of the device ate TTL compatible at the low-speed end, but 100k ECL compatible at the high-speed end. The device has been fabricated with Motorola ETL3200 macrocell away The fabricated chip shows the typical phase margin of 180 degrees and output data skew less than 220ps at the high-speed end.

본 논문에서는 ECL macrocell array를 사용하여 155/311 Mb/s급 MUX/DEMUX 소자를 단일소자로 설계하였다. 이 소자는 초고속 전송망의 전송노드 역할을 하는 2.5 Gb/s SDH 전송시스템에 적용되어 51Mb/s의 병렬 데이터를 155 Mb/s(혹은 311 Mb/s)의 직렬 데이터로 비트 교직 다중화 하거나 155 Mb/s(혹은 311 Mb/s) 직렬 데이터를 51 Mb/s의 병렬 데이터로 비트 교직 역 다중화 하는 기능을 수행한다. 소자의 저속부는 TTL로 접속되며 고속부는 100K ECL로 접속되며 모토롤라 ETL3200 macrocell array로 제작되었다. 설계 제작된 소자는 180° 의 311 Mb/s 데이터 입력 Phase margin을 가지며 출력 데이터 skew는 220 ps로 평가되었다.

Keywords

References

  1. R. B. Nubling, J. Yu, K. C. Wang, P. M. Asbeck, N. H. Sheng, M. F. Chang, R. L. Pierson, G. J. Sullivan, M. A. McDonald, A. T. Price, and D. M. Chen, 'High Speed 8:1 Multiplexer and 1:8 Demultiplexer Implemented with AlGaAs/GaAs HBTs', IEEE GaAs IC Symposium; pp. 53-56, 1990
  2. H. T. Weston, M. Banu, S. C. Fang, P. W. Diodato, T. D. Stanik, P. A. Wilford, and F. M. Hsu, 'A Submicrometer NMOS Multiplexer-Demultiplexer Chip Set for 622.08~Mb/s SoNET Applications', IEEE J. of Solid-State Circuits, Vol. 27, No.7, pp. 1041-1049, July 1992 https://doi.org/10.1109/4.142600
  3. K. Ueda, N. Sasaki, H. Sato, S. Kubo, and K. Mashiko, '3.0 Gb/s, 272 mW, 8:1 Multiplexer and 4.1 Gb/s, 388 mW, 1:8 Demultiplexer', IEEE Symposium on VISI Circuits Digest cf Technical Papers, pp. 123-124, 1994
  4. Z. H. Lao, U. Langmann, J. N. Albers, E. Schlag, and D. Clawin, 'A 12 Gb/s Si Bipolar 4:1-Multiplexer IC for SDH Systems', IEEE J. of Solid-State Circuits, Vol. 30, No.2, pp. 129 -132, February 1995 https://doi.org/10.1109/4.341739
  5. J. Prioste and J. Houghten, MCA3 ETL Series Design Manual, Motorola, 1991
  6. NL4702/NL4705 16:1 Mux/1:16 Demux, Data-sheet, NIT Electronic Technology corp. 1991
  7. VS8021/VS8022 2.5Gbit/s 8bit Mux/Demux Chipset, Vitesse Semiconductor Corp. 1994
  8. 'Timing and I/O Considerations', VS8061/8062 Design Application Notel, Vitesse, Semiconductor Corp. 1994