

## 전기로를 이용한 Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 이중기판쌍의 직접접합

이상현<sup>†</sup> · 이상돈 · 서태운 · 송오성

서울시립대학교 재료공학과

### Direct Bonding of Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si Wafer Pairs With a Furnace

Sang Hyun Lee<sup>†</sup>, Sang Don Yi, Tae Yune Seo, Oh Sung Song

Department of Materials Science and Engineering, The University of Seoul

(2001년 10월 4일 받음, 2002년 1월 29일 최종수정본 받음)

**Abstract** We investigated the possibility of direct bonding of the Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si wafers for Oxide-Nitride-Oxide(ONO) gate oxide applications. 10cm-diameter 2000Å-thick thermal oxide/Si(100) and 500Å-Si<sub>3</sub>N<sub>4</sub> LPCVD/Si(100) wafers were prepared, and wet cleaned to activate the surface as hydrophilic and hydrophobic states, respectively. Cleaned wafers were premated with facing the mirror planes by a specially designed aligner in class-100 clean room immediately. Premated wafer pairs were annealed by an electric furnace at the temperatures of 400, 600, 800, 1000, and 1200°C for 2hours, respectively. Direct bonded wafer pairs were characterized the bond area with a infrared(IR) analyzer, and measured the bonding interface energy by a razor blade crack opening method. We confirmed that the bond interface energy became 2,344mJ/m<sup>2</sup> when annealing temperature reached 1000°C, which were comparable with the interface energy of homeogenous wafer pairs of Si/Si.

**Key words**: 직접접합, Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si기판쌍, 전기로

### 1. 서 론

직접접합법은 1985년 1986년에 Shimbo<sup>1)</sup>, Lasky<sup>2)</sup> 그룹에 의해 독립적으로 발명된 방법으로, 처음에는 기판쌍의 경면을 깨끗이 세척하고 물리적으로 가깝게 하여 반데르발스 결합이나 수소결합으로 가접시킨 후 적절한 열에너지를 주어 접합강도를 향상시키는 방법이다. 실리콘 기판쌍의 경우 1100°C 이상의 고온에서 충분한 접합이 진행되는 것으로 알려져 있다.

세정된 표면 사이의 수소결합이나 반 데르 발스 결합을 이용하여 두 기판을 서로 접합시키는 기판직접접합 기술<sup>3)</sup>은 초기의 실리콘간의 접합이 성공적으로 수행된 후, 발전을 거듭한 후 오늘날 동종재료는 물론이고 표면 원자배열이 완전히 다른 이종재료의 접합<sup>4)</sup>에까지 적용분야가 확대되고 있다. 특히 수소 취성(Hydrogen Embrittlement) 현상을 이용하여 기판으로부터 얇은 박막을 떼어내는 Smart-cut 방법<sup>5)</sup>이 개발된 이후 직접접합법은 그 적용분야가 더욱 확대되고 있는 실정이다.

본 연구에서는 DRAM과 Flash Memory의 유전체 박막으로 주목 받아온 ONO 구조<sup>6)</sup>의 형성에 이종재료간 직접접합법을 적용하고자 하였다. ONO 구조의 유전체 박막은 Si<sub>3</sub>N<sub>4</sub> 질화막을 이용하여 높은 유전강도와 누설 전류의 억제를 구현한 구조로서 일반적으로 열산화법으로 형성된 산화막위에 화학 기상 증착법(Cheical Vapor Deposition)

으로 Si<sub>3</sub>N<sub>4</sub> 박막을 형성하고 다시 이 질화막의 일부를 산화시켜 얻는다.<sup>7)</sup> 그러나 소자의 규모가 마이크로 이하의 단위로 감소하면서 증착된 Si<sub>3</sub>N<sub>4</sub> 질화막 두께의 균일도 및 증착 온도가 ONO 구조의 유전체 박막의 성능을 결정하는 중요한 요소로 알려졌다.<sup>8)</sup> 또한 질화막의 표면 거칠기가 이후에 증착되는 산화막의 품질 및 계면의 상태를 결정하기 때문에 다양한 개선 방법<sup>9)</sup>이 제안된 바 있다.

이러한 배경에서 본 연구에서는 상기 ONO 구조를 구현하고자 직접접합법을 이용하여 기존의 양산성있는 전기로에서 열처리하여 고품질의 SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>이종층간 접합계면의 구현가능성을 확인하였다.

### 2. 실험 방법

본 실험에서는 Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 구조를 구현하기 위해서 Fig. 1에 나타낸 바와 같이 기판전면에 Si<sub>3</sub>N<sub>4</sub>와 SiO<sub>2</sub>층을 성막하고, 경면을 가접하여 온도를 400~1200°C까지 열처리하여 접합을 완료한 후, 완성된 기판쌍의 접합정도를 IR카메라와, 면도칼삽입법으로 확인하였다. 세부 실험방법은 아래와 같다.

#### 2.1. LPCVD Si<sub>3</sub>N<sub>4</sub>기판과 Thermal Oxide 기판의 준비

직경 10cm의 p-type Si(100) 기판의 전면에 LPCVD 법으로 785°C에서 Si<sub>2</sub>Cl<sub>3</sub>와 NH<sub>3</sub> gas를 사용하여 500Å 두께의 Si<sub>3</sub>N<sub>4</sub>막을 성장시켰다. 완성된 각 박막의 두께는 엘립소미터(ellipsometer)로 확인하였다. 이 때 Si<sub>2</sub>Cl<sub>3</sub> gas flow

<sup>†</sup> E-mail: shmaker@sidae.uos.ac.kr




Fig. 1 Experimental procedure.

는 28.9sccm이었고, NH<sub>3</sub> gas flow는 100sccm을 유지하여 동일한 공정조건에서 복수의 Si<sub>3</sub>N<sub>4</sub> || Si 기판들을 제작하였다. 동일한 실리콘에 열산화막을 형성시키기 위하여 25매의 실리콘 기판을 한꺼번에 장입하고 O<sub>2</sub>를 불어넣어 주면서 dry O<sub>2</sub> 방법으로 두께 2000 Å의 열산화막을 실리콘 기판 전면에 성막하였다. 완성된 열산화막의 두께는 엘립소미터로 각 실리콘 기판마다 5지점을 측정하여 두께를 확인하였다.

2.2. 전처리 세정공정

완성된 SiO<sub>2</sub> || Si 기판은 H<sub>2</sub>SO<sub>4</sub> : H<sub>2</sub>O<sub>2</sub> = 1 : 4인 Sulfuric Peroxide Mixture (SPM) 용액과 초순수를 이용하여 세척한 후 스펀전조기로 건조시켜 SiO<sub>2</sub>표면이 OH<sup>-</sup>의 친수성으로 활성화되게 하였다.<sup>10)</sup> Si<sub>3</sub>N<sub>4</sub> || Si 기판도 동일공정을 거치고 세척한 후 10%HF를 사용하여 세척하고 다시 초순수로 2차 세척한 후 스펀전조기로 건조시켜 기판표면의 90%가 H<sup>+</sup>가 남아 소수성을 가지도록 처리하였다.<sup>11)</sup>

2.3. 기판쌍의 가접

건조 후 즉시 30분 내에 class 100의 청정실내에서 우선 SiO<sub>2</sub> 실리콘 기판의 거울면을 위로 하여 플랫폼 (flat zone)을 Fig. 2에 나타낸 바와 같이 정렬장치를 사용하여 정렬기 왼쪽에 표시된 플랫폼 가이드의 두 포인트에 접촉시킨 후 무리한 힘을 가하지 않은 상태에서 정렬시켰다. 정렬된

SiO<sub>2</sub> || Si 거울면과 Si<sub>3</sub>N<sub>4</sub> || Si 거울면이 서로 마주보게 한 후 Si<sub>3</sub>N<sub>4</sub> || Si 기판의 플랫폼을 먼저 가이드에 정렬시키고 나머지 부분은 가이드에 따라 정렬시켰다. 이때 접촉된 기판의 계면은 계면의 수소결합으로 유지되어 기판쌍은 정렬면에서 이탈된 후에도 상온에서 계속 접합상태를 유지하였다. 가접 후의 모든 기판쌍의 가접접합율은 IR 분석기로 확인하였다.

2.4. 열처리 공정

IR (Infrared) 카메라로 계면상태를 확인 후에 90% 이상의 접합율을 가진 가접기판쌍을 박스형 전기로를 이용하여 5°C/min의 승온 (ramp up) 조건에서 각각 400, 600, 800, 1000, 1200°C에서 2시간씩 유지한 후 -5°C/min로 감온시켜 전기로 열처리에 의해서 SiO<sub>2</sub>와 Si<sub>3</sub>N<sub>4</sub>의 계면사이에서 계면확산이 일어나 직접접합이 완료되도록 하였다. Fig. 3에 박스형 전기로 장비의 개략도를 나타내었다. Fig. 3에서와 같이 Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 기판쌍은 3개의 석영 삼각뿔 위에 놓아 기판 상 하부에 고르게 열 전달을 할 수 있게 하였다. 이때 기판쌍의 온도는 furnace내부에 설치된 열전쌍 (thermocouple)으로 기판쌍의 온도 및 박스형 전기로 내 온도를 측정하여 자동으로 원하는 승온 및 온도유지가 가능하였다.

2.5. 접합율 측정

열처리가 끝난 기판쌍들의 계면에너지를 측정하기 위해 IR Camera를 이용하여 접합면 전체를 관찰하여 내부의 접합면적을 비파괴적으로 확인하였다.<sup>12)</sup>

Fig. 4에 사용된 IR 카메라의 개략도를 나타내었다. Fig. 4와 같이 w-halogen 램프에서 발생된 적외선은 기판쌍을 투과하여 적외선 카메라에 도달한다. 적외선카메라 앞에 장착된 적외선 filter는 가시광선을 차단하고 적외선 신호만 선택적으로 투과시키고 만약, 접합기판쌍 내부에 기공 및 particle 등이 있으면 산란되어 이미지에 변화가 있게 되어 이를 모니터에서 보면 내부의 기공존재를 쉽게 확인할 수 있었다. 이와 같이 Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 기판쌍을 투과한 적외선을 적외선 필터를 이용하여 가시광선으로 변형한 후,





Fig. 2 Schematic illustration of aligner.



Furnace

Fig. 3 Schematic illustration of furnace.




Fig. 4 Schematic illustration of a IR camera system.

적외선카메라를 이용하여 모니터에 형상을 구현하였다. 화상 처리된 기판쌍 이미지를 Image ProTM 소프트웨어로 정확한 접합면적을 계산하여 결함이 발생된 영역/전체 기판크기의 비를 백분율로 표시한 접합률을 확인하였다.

2.6. 접합강도의 측정

Fig. 5에 면도칼 삽입법에 대한 개략도를 나타내었다. 접합면을 확인한 시편은 면도칼 삽입법을 사용하여 기계적인 접합강도를 측정하였다. 면도칼 삽입법은 하나의 기판쌍 3곳에 면도칼을 삽입하여 생성된 균열의 평균적인 길이로서 접합강도를 측정하였다. 완성된 기판쌍은 IR 분석기를 이용하여 전체 접합율을 분석하였고, 면도칼 삽입법으로 상대적인 접합강도를 판단하였다. 두 계면을 평균한 한 계면의 계면에너지는 식 (1)을 이용하여 판단하였다.<sup>3)</sup>

$$\gamma = \frac{3Eh^2d^3}{8c^4} \quad (1)$$

여기서 E는 Si(100)의 영률(Young's modulus)로서  $1.66 \times 10^{11} \text{N/m}^2$ , 2h는 면도칼의 두께로서 0.1mm, d는 Si(100) 기판의 두께 525 $\mu\text{m}$ 으로서 이때 기판에 성막된 두께는 전체 기판두께에 비해 매우 얇으므로 고려하지 않았다.

3. 결과 및 고찰

3.1. 열처리된 기판쌍의 접합을 측정

Fig. 6에 박스형 전기로에 의해 접합된 Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 기판쌍의 IR 분석기로 측정된 접합율 결과를 나타내었다. 열처리온도에 따른 접합율은 온도에 따라 큰 차이 없




Fig. 5 Schematic illustration of Crack Opening method. The razor blade of thickness 2h causes a crack of length c.<sup>3)</sup>




Fig. 6 Plot of bonded area with the heat input of wafer pairs.




Fig. 7 Plot of the surface energy versus annealing temperature (● : this work, ■ : Tong, ▲ : J.W. Lee)

이 그래프에 표시한 바와 같이 IR카메라의 분해능에서 99% 이상의 접합율을 전 열처리 온도변화에서 보였다.

이러한 결과는 기존의 Si || Si<sub>3</sub>N<sub>4</sub>/Si, Si/Si 접합<sup>13)</sup>에 비교해 매우 우수한 결과로서 본 실험에 사용된 정렬기가 두 기판쌍의 초기가접에 20Å 정도의 균일한 계면 거리를 유지할 수 있을 정도로<sup>14)</sup> 우수한 가접상태를 이루었기 때문이라 사료되었다.

3.2. 열처리된 기판쌍의 접합강도 측정

Fig. 7에 열처리된 기판쌍을 면도칼 삽입법으로 측정된 접합계면에너지를 나타내었다. 각 아닐링 열처리 온도에 따라 접합계면에너지는 선형적으로 증가하였으며, 1000°C 이상에서 최고 2,344mJ/m<sup>2</sup>의 접합강도를 얻을 수 있었다. 같은 그래프에 친수성으로 처리한 Si/Si 동종기판쌍의 열처리 온도에 따른 계면에너지와 선형가열기로 제작한 Si/

Si 기판상에서의 계면에너지 변화를 도시하였다. 300°C에서 계면에너지의 최대값을 보이며 300°C 이상에서는 감소를 보여준다. 이는 동종재료의 친수성 처리에 대한 계면에너지의 증가는 아닐링 온도가 증가함에 따라 오히려 감소된다고 사려된다. 그러나, Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 이종기판상의 계면에너지는 900°C까지의 온도범위에서 기판상의 접합강도는 동종과 비슷한 크기인 1750mJ/m<sup>2</sup>이고 1000°C 이상에서는 2344mJ/m<sup>2</sup>으로 상승하였다. 통상의 면도칼 삽입법에서 측정 오차가 20% 이상인 점<sup>12)</sup>을 고려하여도 아닐링 온도의 증가에 따라 접합강도는 정성적으로 증가하였고, 1000°C 이상에서 최대접합강도에 근접하였다. 아닐링 온도 증가에 따라 휨현상과 이종재료간 열팽창계수차에 따른 접합문제를 고려하면 주어진 실험범위에서 최대 열처리 온도는 1000°C라고 판단되었다.

#### 4. 결 론

1) 이종재료인 Si || SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub> || Si 기판상의 접합율은 전 실험온도범위에서 99% 이상임을 확인하였고 이는 실험에 사용된 정렬기가 두 기판상의 초기가접시에 균일한 계면 거리를 유지하여 후속 열처리에서도 균일한 확산반응을 유도하였다.

2) 이종재료에 있어서의 친수성·소수성의 표면활성상태가 가접 시 유리하였고, 가이드가 달린 정렬기에 의해 초기의 정밀한 가접상태가 열처리 공정을 거치는 동안 강한 계면접합강도를 유도할 수 있었다.

3) 900°C까지의 이종접합계면 에너지의 증가는 Si/Si 동종재료 접합계면에너지의 증가와 같이 열처리 온도에 따라 선형적으로 향상되어 2344mJ/m<sup>2</sup> 정도로 동종재료와 동등한 계면에너지를 보였다.

4) 열처리 온도에 따라 접합강도는 증가하고 1000°C 이상에서는 최대 계면에너지를 얻었고 고온에 따른 열팽창계수의 차이, 휨 현상등을 고려하면 주어진 온도 범위에서 1000°C에서의 열처리가 바람직하였다.

#### 감사의 글

“본 연구는 2000년도 서울대학교 반도체공동연구소의

공동시설 이용지원 프로그램의 지원을 받아 연구되었습니다. 이에 감사드립니다.”

#### 참 고 문 헌

1. M. Shimbo, K. Furukawa, K. Fukuda, K. Tanzawa, J. Appl. Phys. Vol. **60**(8) 2987 (1986).
2. J.B. Lasky, Appl. Phys. Lett. Vol. **48**, 78 (1986).
3. Q.-Y. Tong, and U. Goesele, Semiconductor Wafer Bonding : Science and Technology, New York, John Wiley & Sons, (1999).
4. V. Lehmann, K. Mitani, R. Stengl, T. Mii, and U. Goesele, Jpn. J. Appl. Phys. **28**, L2141 (1989).
5. M. Bruel, B. Aspar, and A. J. Auberton-Herve, Jpn. J. Appl. Phys. **36**, 1636 (1997).
6. J. Robertson, M.J. Powell, Apply. Phys. Lett. **44**, 415 (1984).
7. S. Santucci, L. Lozzi, M. Passacantando, A.R. Phani. E. Palumbo, G. Bracchitta, R. De Tommasis, A. Torsi, R. Alfonsetti, and G. Moccia, J. Non-Cryst. Solids, **245**, 224 (1999).
8. H. Tanaka, H. Uchida, T. Ajioka, and N. Hirashita, IEEE Trans. Elec. Dev. **40**, 2231 (1993).
9. S. Santucci, R. Alfonsetti, A. Di Giacomo, P. Fiorani, L. Lozzi, G. Moccia, L. Ottaviano, M. Passacantando, and P. Picozzi, J. Non-Cryst. Solids **216**, 156 (1997).
10. R. Stengl, T. Tan, and U. Gosele, Jpn. J. Appl. Phys. Vo. **28**, No. **10**, 969 (1989).
11. Y. Backlund, K. Hermansson, and L. Smith, J. Electrochem. Soc, **139**(8), 2299 (1992)
12. T. Martini, J. Steinkirchner, und U. Gosele, J. Electrochem. Soc, **31**(1), 3549 (1997).
13. J.W. Lee, PhD. thesis (Seoul National University (1999)).
14. J. Haisma, T. M. Michielsen, and Gijbertus A.C.M. Spierings, Jpn. J. Appl. Phys., Vol. **28**, No. **5**, L725 (1989).