

論文2001-38SD-3-2

강유전체 박막의 특성에 따른 Quasi-MFISFET 소자의 특성

(Characteristics of Quasi-MFISFET Device with Various Ferroelectric Thin Films)

李國杓*, 尹英燮*, 姜聲俊**

(Kook Pyo Lee, Seong Jun Kang, and Yung Sup Yoon)

요 약

PLZT(10/30/70), PLT(10) 및 PZT(30/70) 와 같은 강유전체 박막의 이력곡선을 field-dependent polarization 모델을 이용하여 시뮬레이션하고, 측정된 실험적 결과와 비교, 분석하였다. PZT(30/70) 박막의 경우, 5 V 이상의 인가전압에서 분극의 포화현상이 둔감하게 나타나고 시뮬레이션 값과의 차이도 심해 강유전체 분극이 순수한 dipole 외에도 다양한 전하의 영향을 받아 형성된다는 사실을 알 수 있다. 또, quasi-MFISFET 소자의 드레인 전류는 field-dependent polarization 모델의 강유전체 이력곡선에서 얻은 파라미터를 square-law FET 모델에 적용시켜 효과적으로 추출하였고, 모델링 결과는 실험값과 유사하였다. 그리고, quasi-MFISFET 소자의 gate 에 -10 V의 'write' 전압을 인가한 상태에서 PZT(30/70) 박막을 사용한 경우, PLZT(10/30/70), PLT(10) 박막 보다 빨리 채널이 형성되었는데, 그 원인은 강유전체 박막에 따른 retention 특성에서 PZT(30/70) 박막의 분극 감소가 PLZT(10/30/70), PLT(10) 박막의 분극 감소 보다 약 3~4 배 이상 크다는 점에서 찾을 수 있다.

Abstract

Hysteresis loops of the ferroelectric thin films such as PLZT(10/30/70), PLT(10) and PZT(30/70) was simulated using the field-dependent polarization model and compared to the measured loops. In case of PZT(30/70) thin film, as the real saturation of polarization at the applied voltage of larger than 5V appears slack and its value is quite different from the simulated one, it is deduced that the ferroelectric polarization of PZT(30/70) is generated not only by the pure dipoles but also by various electric charges. The drain current of quasi-MFISFET is expressed by using the square-law FET and field-dependent polarization models. The modeling results are analogous to the experimental values. The channel of quasi-MFISFET using PZT(30/70) forms more quickly compared to that of quasi-MFISFET using PLZT(10/30/70) or PLT(10) in the state of 'write' gate voltage of -10 V. This may be because the decrease rate of the polarization in the PZT(30/70) thin film is 3~4 times more rapid than that of the polarization in the PLZT(10/30/70) or the PLT(10) thin film in the retention characteristics.

* 正會員, 仁荷大學校 電子材料工學科

(Dept. of Electronic Materials & Device Engineering, Inha Univ.)

** 正會員, 麗水大學校 半導體·應用物理學科 專任講師

(Dept. of Semiconductor and Applied Physics, Yosu National Univ.)

接受日字:2000年8月26日, 수정완료일:2001年2月26日

I. 서론

최근에는 반도체 산업이 급격하게 발달함에 따라 강유전체 박막의 고유특성인 분극반전과 hysteresis 현상을 이용하는 비휘발성 메모리에 대한 연구가 활발히 진행되고 있다. 특히, 강유전체 박막을 이용하여 외부전

가장 없이 정보를 기억할 수 있는 비휘발성 메모리 소자인 MFISFET (Metal-Ferroelectric-Semiconductor FET) 소자는 기존의 비휘발성 메모리인 EEPROM 이나 flash EEPROM 등에 비해 고집적도, 고속구동, 고내구성, 내방사선성, 저소비전력화를 실현시킬 수 있어 이상적인 메모리로서 각광받고 있다. 또, MFISFET 소자는 셀 크기를 1T/1C 메모리 셀 보다 작게 할 수 있고, 정보를 읽어내는 순간 써놓았던 정보가 파괴되지 않는 NDRO (Non Destructive Read Out) 방식으로 동작한다는 장점을 가지고 있으며 미래의 neural network system 을 위한 핵심부품인 adaptive-learning 소자의 응용이 제안되고 있어 그 중요성이 더욱 증가하고 있다.^[1~2] 그러나, 강유전체 박막과 실리콘 기판 사이의 확산 및 산화 등에 의한 계면문제가 MFISFET 소자의 실용화에 상당한 걸림돌로 작용하고 있다. 최근에, 이를 보완하기 위해 강유전체 박막과 실리콘 기판 사이에 완충층을 형성시켜서 강유전체 박막의 확산과 산화를 방지하고자 하는 MFISFET (Metal-Ferroelectric-Insulator-Semiconductor FET) 구조가 제안되면서 활발한 연구가 이루어지고 있으나, 실용화에는 아직까지 크게 미흡한 실정이다.^[3~5]

MFISFET 소자를 실제적인 메모리 소자에 적용하기 위해서는 아직 박막공정 등 여러 문제를 해결해야 하는데 그 중 소자설계에 있어서는 완충층과 강유전체박막 사이의 전압 분배를 고려한 드레인 전류의 모델링이 우선적으로 해결해야 할 일이다. 그러나, 강유전체는 독특한 분극특성을 가지고 있어 수치적으로 표현하기가 대단히 어렵고, 이리하여 강유전체 박막과 FET 소자 사이의 관계를 정량적으로 모델링하는 것에는 많은 문제점이 있다. 특히, 완충층과 강유전체층의 전압 분배를 고려해서 MFISFET 소자를 모델링하기는 더욱더 힘들다. 또한, MFISFET 소자에서 장기적인 데이터 보존을 위한 메모리 retention 특성의 연구도 필수적이지만, 이에 대한 체계적인 연구 역시 극히 드문 형편이다. 본 연구에서는 완충층의 유전률과 두께에 따라 점유되는 전압을 유도하여 완충층과 강유전체 박막 사이의 전압을 분배하였으며, 강유전체 박막의 field-dependent polarization^[6~7] 모델과 MOSFET 소자의 square-law FET^[8~10] 모델을 이용하여 MFISFET 소자의 드레인 전류를 시뮬레이션 하였다. 이 결과를 PLZT(10/30/70), PLT(10) 및 PZT(30/70) 등의 다양한 강유전체 박막을 이용하여 제작된 quasi-MFISFET 소자의 드레인 전류

특성과 비교하였고, 또한, MFISFET 소자의 신뢰성을 알아보기 위하여 메모리 retention 특성에 대해 연구하였다.

II. 실험 방법




그림 1. MOSFET와 강유전체 박막을 연결한 quasi-MFISFET 소자

Fig. 1. Schematic diagram of the quasi-MFISFET device connecting MOSFET and ferroelectric thin film.

본 연구에서는 Fig. 1과 같이 외부 케이블로 MOSFET의 게이트 부분과 강유전체 박막의 상부전극을 연결한 형태의 quasi-MFISFET 소자를 제작하였다. Quasi-MFISFET 소자의 경우, 강유전체 박막과 MOSFET 소자를 분리 제작하여 연결할 수 있어서 제작이 간편하고, 다양한 강유전체 박막과 MOSFET 소자를 대상으로 특성을 분석할 수 있는 장점을 가진다. 또, 실제적인 MFISFET 특성과 동일한 값을 손쉽게 얻을 수 있어서 MFISFET 소자를 제작하기 전에 최적의 조건을 찾기 위해 광범위하게 사용된다.

본 연구에서 사용한 강유전체 박막은 PLZT(10/30/70), PLT(10) 그리고 PZT(30/70)이며, 용액 합성과 열처리에 대한 상세한 내용은 이전에 발표된 논문에 언급되어 있다.^[11~12] 강유전체 박막의 두께는 ellipsometer (PLASMO, SD 2300)와 SEM (Scanning Electron Microscopy : Hitachi S-4200)을 이용하여 구하였고, 이력곡선, 피로특성 그리고 retention 특성은 RT66A standardized ferroelectric test system (Radiant technologies)을 이용하여 측정하였다. 강유전

체 박막과 MOSFET을 외부 케이블로 연결한 quasi-MFISFET 소자의 드레인 전류와 메모리 retention 특성은 parameter analyzer (HP4145B)를 이용하여 측정하였다.

III. 모델링

강유전체 박막의 이력특성은 식 (1)의 field-dependent polarization 모델^[6-7]을 사용하여 효과적으로 시뮬레이션 할 수 있다.

$$P_d = P_s(1 + \alpha V) \cdot \tanh\left[\frac{(V \pm V_c)}{2V_o}\right] \quad (1)$$

$$V_o = \frac{V_c}{\ln\left(\frac{1 + \frac{P_R}{P_S}}{1 - \frac{P_R}{P_S}}\right)} \quad (2)$$

여기서, P_d 는 강유전체 박막의 분극값, P_s 는 강유전체 박막의 자발분극, α 는 강유전체 분극의 전계효과, V 는 강유전체의 인가 전압, V_c 는 항전압, P_r 는 강유전체의 잔류분극이다.

Quasi-MFISFET 소자의 특성을 조사하기 위해 square-law FET model^[8-10]로부터 드레인 전류에 관한 다음 식을 유도하였다.

$$I_D = \frac{Z}{L} \mu_n \left(\int_0^{V_{DS}} P(V_F) dV + \frac{\epsilon_0}{d_f} [(V_G - 2\Phi_F - \Phi_{ms} - V_{ox})V_{DS} - \frac{1}{2}V_{DS}^2] - \frac{2}{3}\sqrt{2q\epsilon_0\epsilon_{si}N_A} [(V_{DS} + 2\Phi_F)^{3/2} - (2\Phi_F)^{3/2}] \right) \quad (3)$$

여기서, Z 는 채널의 너비, L 은 채널의 길이, μ_n 은 전자의 이동도, V_{DS} 는 소스와 드레인 사이의 전위, $P(V_F)$ 는 강유전체 분극, d_f 는 강유전체층의 두께, V_{ox} 는 강유전체와 반도체 사이의 산화물층 전압, Φ_{ms} 는 강유전체와 반도체 사이의 일함수, ϵ_{si} 는 실리콘의 유전상수, N_A 는 p-형 실리콘의 억셉터 농도, Φ_F 는 p-형 실리콘의 페르미 준위이다. 위 식은 선형영역의 n-형 드레인 전류를 표현한 식이고, 포화영역의 드레인 전류식은 V_{DS} 대신 포화드레인전압 V_{Dsat} 대입하여 얻을 수 있다. 이와 같은 방법으로 임의의 드레인 전압 또는 게이트 전압에서 드레인 전류를 효과적으로 나타낼

수 있다. 포화드레인 전압 V_{Dsat} 와 문턱전압 V_T 는 각각 식 (4) 와 (5) 같이 나타낼 수 있다.



$$V_{Dsat} = V_G - V_T \quad (4)$$

$$V_T = \Phi_{ms} + 2\Phi_F + V_{ox}(V_S = 2\Phi_F) + V_F(V_S = 2\Phi_F) \quad (5)$$

IV. 결과 및 논의

Fig. 2는 RT66A를 사용하여 측정된 강유전체 박막의 이력곡선과 field-dependent polarization 모델에 의해 계산된 값을 표현한 이력곡선을 나타낸 것이다. 각각의 강유전체 박막은 Pt/TiO₂/SiO₂/Si 기판 위에 증착하였고, 상부전극은 Ag 를 이용하였다. 여기서, 각 강유전체 박막의 두께는 500 nm이고, 상부전극의 표면적은 $3.14 \times 10^{-4} \text{ cm}^2$ 이다.

MFISFET 소자의 동작에 가장 중요하게 작용하는 요소는 잔류분극 (P_r)과 항전압 (V_c)이다. Fig. 2 에서 보듯이, PLZT(10/30/70), PLT(10), PZT(30/70) 박막의 잔류분극값은 각각 5.12, 4.60, $14.84 \mu\text{C}/\text{cm}^2$ 이고, 항전






그림 2. RT66A를 사용하여 측정된 강유전체 이력곡선과 시뮬레이션 곡선 :

(a) PLZT(10/30/70), (b) PLT(10) and (c) PZT(30/70)

Fig. 2. Measured and simulated ferroelectric hysteresis loops using RT66A :

(a) PLZT(10/30/70), (b) PLT(10) and (c) PZT(30/70).

압값은 각각 1.8, 1.9, 3.3 V 이었다. 이로부터, Fig. 2 (c) 의 PZT(30/70) 물질이 MFISFET 소자 적용에 가장 유망한 물질임을 알 수 있다. 실제적으로 식 (3)에서 강유전체 분극값이 드레인 전류를 조절하는 주요인 자임을 알 수 있고, 항전압의 경우는 강유전체의 분극 반전에 요구되는 지표 전압으로서, 항전압의 크기에 따라 메모리 윈도우가 결정되므로, 항전압이 크고 안정적일수록 우수한 MFISFET 특성이 나타난다.^[13]

또, Fig. 2 에서 보듯이, PLZT(10/30/70) 과 PLT(10) 박막의 경우, 측정값이 field-dependent polarization 모델과 잘 일치하는 특성을 나타내어 순수한 dipole 에 의해 강유전체 분극이 만들어졌음을 알 수 있다. 하지만 PZT(30/70) 의 경우, 5 V 이상의 인가전압에서 분극의 포화현상이 아주 둔감하게 나타나고 시뮬레이션 값과의 차이도 심해 강유전체 분극이 순수한 dipole 외에도 공간전하나 표면전하 등에 영향을 받아 형성되었다는 사실을 알 수 있다. 그러므로, Fig. 2 의 이력곡선 특성에서 나타난 분극크기들이 시간의 지연에 따른 강유전체 분극의 retention 특성에서 얼마나 유지되는가 하는 연구가 선행되어 각각의 강유전체 분극값들에 대한 신뢰성을 알아보는 것이 필수적이다.

Fig. 3은 PLZT(10/30/70), PLT(10) 그리고 PZT(30/70) 박막의 retention 특성을 나타낸 것이다. Fig. 3의 retention 특성은 RT66A 을 이용하여, -5 V 의

'write' 사각펄스로 초기화하고 최종적으로 +5 V 와 -5 V 로 'read' 사각펄스를 인가하여 실험하였다. 그리고 이때 'write' 펄스 폭과 'read' 펄스 폭을 각각 8.6 μ s 와 2 ms 이었으며, 'write' 펄스와 'read' 펄스 사이의 시간 지연을 retention time 으로 정하여 측정하였다.




그림 3. 지연시간에 따른 강유전체 박막의 retention 특성 :

(a) PLZT(10/30/70), (b) PLT(10) and (c) PZT(30/70)

Fig. 3. Retention characteristics of Ferroelectric thin films for a waiting period : (a) PLZT(10/30/70), (b) PLT(10) and (c) PZT(30/70).

강유전체 박막의 retention 특성은 그 주된 mechanism 이 아직 확실하게 밝혀지지 않았지만 현재까지 보고되고 있는 분극 손실기구의 원인은 표면 공간전하와 ferroelastic 에 따른 depolarization electric field에 의한 것으로 알려져 있다.^[14]

Fig. 3에서 PZT(30/70) 박막의 분극값은 10³ 초 후에 초기값 보다 37 % 감소한 반면, PLZT(10/30/70), PLT(10) 박막의 분극값은 10³ 초 후에 초기값 보다 각각 7, 12 % 감소하여 PZT(30/70) 박막의 retention 특성이 상대적으로 열악하게 나타났다. 이러한 시간에 따른 분극감소현상은 quasi-MFISFET 소자에 응용할 때 시간의 지연에 따른 메모리 retention 특성에 영향을 주는 주된 요인으로 작용된다고 생각된다.

Fig. 4는 quasi-MFISFET 소자에 사용된 MOSFET 의 드레인 전류 특성 곡선이다. 여기서, 실리콘과 산화막 사이의 계면전하 (Q_{ox})는 $1.6 \times 10^{-8} C/cm^2$, MOSFET 의 게이트 산화물의 두께는 10 nm, N_A 은

$1.0 \times 10^{16} \text{ cm}^{-3}$, 실리콘의 유전상수(ϵ_{si})는 11.8, 게이트 길이 (Z)와 너비 (W)의 비는 30이며, 문턱전압은 약 -0.8 V 이다.





그림 4. 드레인 바이어스에 따른 MOSFET 소자의 드레인 전류곡선

Fig. 4. Measured and simulated drain current curves of MOSFET as a function of drain bias.


실선으로 표시된 곡선은 위의 파라미터를 Cze 등^[8]에 의해서 논증된 MOSFET의 드레인 전류모델에 적용하여 얻은 시뮬레이션 값이고, 기호로 표현된 곡선은 측정값인데, 각각의 값들이 거의 일치하는 경향을 보였다. 또, 게이트 전압에 따라 상대적으로 큰 드레인 전류가 생성되어 본 연구에서 사용되는 MOSFET이 quasi-MFISFET 소자의 확실한 동작을 보증할 수 있게 하였다.

Fig. 5는 PLZT(10/30/70) 강유전체 박막을 사용한 quasi-MFISFET의 게이트 전압에 따른 드레인 전류 특성 곡선이다. Fig. 5 (a)의 곡선은 Fig. 2의 PLZT(10/30/70) 박막과 Fig. 4에 나타난 문턱전압 -0.8 V 의 MOSFET을 사용한 경우로서, 게이트 전압을 '-' 방향으로 인가한 후, 다시 '-' 방향으로 인가한 전압 사이클에서 메모리 윈도우와 변화된 문턱전압을 관찰할 수 있다. $\pm 5 \text{ V}$ 와 $\pm 10 \text{ V}$ 의 게이트 전압변화를 주었을 때 각각 0.5 V 와 1.3 V 의 메모리 윈도우를 나타냈으며, $\pm 5 \text{ V}$ 와 $\pm 10 \text{ V}$ 의 게이트 전압변화에서 각각 -0.9 V 와 -0.4 V 및 -1.2 V 와 0.1 V 의 문턱전압을 나타내었다. 이러한 특성은 강유전체에 인가되는 전압에 의해 만들어지는 항전압의 변동에 따라 메모리 윈도우가 변화된다는 Han^[13] 등의 주장에 부합되는 결과이다.

Fig. 5 (b)의 곡선은 MOSFET의 문턱전압에 따른



(a)



(b)

그림 5. 게이트 바이어스에 따른 quasi-MFISFET 소자의 드레인 전류곡선

Fig. 5. Drain current curves of quasi-MFISFET device as a function of gate bias.

quasi-MFISFET의 특성을 비교하기 위해 문턱전압이 0.8 V 인 MOSFET을 사용한 드레인 전류곡선이다. 게이트 전압의 변화에 따른 메모리 윈도우의 크기는 Fig. 5 (a)의 값과 유사하게 나타난 반면, 곡선들은 Fig. 5 (a)와 비교하여 각각에서 사용된 MOSFET의 문턱전압 차이만큼 이동되었음을 확인할 수 있다. 실제로 quasi-MFISFET 소자는 위와 아래의 강유전체 분극방향을 각각 정보 '1' 또는 '0'으로 설정하는 방식을 취하기 때문에 정보를 'read' 하는 게이트 전압을 0 V 로 설정하여 분극반전에 의한 정보의 파괴가 일어나지 않게 해야 한다. 그러므로, 0 V 의 게이트 전압에서 드레인 전류의 차이가 명확한 Fig. 5 (a)의 quasi-MFISFET 소자가 유망함을 알 수 있다. 그리고, PLZT(10/30/70)과 PZT(30/70) 박막의 경우에서도 이와 같은 드레인 전압의 이동현상이 일어났으며, 문턱전압 -0.8 V 의 MOSFET을

사용했을 경우, 게이트 전압 0V에서 확실한 드레인 전류의 차이를 얻을 수 있었다.





그림 6. 드레인 바이어스에 따른 quasi-MFISFET 소자의 드레인 전류곡선
 Fig. 6. Drain current curves of quasi-MFISFET device as a function of drain bias.


Fig. 6은 PLZT(10/30/70), PLT(10) 그리고 PZT (30/70) 박막과 문턱전압이 -0.8 V 인 MOSFET을 사용한 quasi-MFISFET의 드레인 전압에 따른 드레인 전류특성 곡선이다. Fig. 6에서 실선부분은 Fig. 1에서 추출한 각각의 강유전체 파라미터를 식 (3)에 적용하여 표현한 시뮬레이션 값이다. 여기서, 'write' 게이트 전압은 10 V 로 설정하여 강유전체 분극에 의해 quasi-MFISFET에 채널이 형성되게 하였고, 0 V 의 'read' 게이트 전압에서 드레인 전류의 변화를 관찰하였다. 또, 'write' 게이트 전압을 -10 V 로 설정했을 경우에는 각각의 강유전체를 사용한 quasi-MFISFET에서 드레인 전류의 흐름이 관찰되지 않았다.

Fig. 6에서 실험값은 기호를 사용하여 표현하였는데 시뮬레이션 결과와 유사한 드레인 전류가 관찰되었으며, 'write' 게이트 전압을 -10 V 로 설정했을 경우에는 10^{-9} A 크기의 드레인 전류가 흘렀다. 이와 같은 결과는 quasi-MFISFET 소자가 강유전체 분극의 방향에 의해서 조절된다는 사실을 보여주는 것으로서 강유전체 분극값이 클수록 좀더 확실한 메모리 동작이 가능하다는 사실을 나타낸다.

Fig. 7은 드레인 전압이 0.01 V 일 때 'write' 게이트 전압을 10 V 와 -10 V 로 인가한 후, 시간에 따른 드레인 전류의 변화를 나타낸 것이다. Fig. 7 (a)에서 10 V 'write' 게이트 전압에서의 드레인 전류감소가 시간에



(a)



(b)

그림 7. retention 시간에 따른 quasi-MFISFET 소자의 메모리 retention 특성

Fig. 7. Memory retention characteristics of quasi-MFISFET device as a function of retention time.

따라 완만하게 이루어지는 반면, -10 V 의 'write' 게이트 전압에서는 일정시간이 지난 후 quasi-MFISFET 소자에 채널이 형성되어 드레인 전류가 급격하게 증가하였다. 이 현상은 Fig. 7 (b)의 메모리 retention 특성으로부터 보다 분명하게 관찰할 수 있는데, 강유전체 분극방향에 따라 5 order 이상의 전류차이가 관찰되었으며, -10 V 의 'write' 게이트 전압에서 일정시간이 지난 후 드레인 전류가 5 order 이상 증가하는 현상을 볼 수 있다.

Quasi-MFISFET 소자의 메모리 retention이 약화되는 원인은 강유전체 분극의 절대값이 시간 흐름에 따라 외부의 영향, 혹은 분극 자체의 영향에 따라 최초 분극값 보다 작아지는 현상 때문에 발생하고, 그로 인해 강유전체 분극방향에 따른 드레인 전류의 차이가

감소하는 것이다. 그러므로, Fig. 7로부터 PZT(30/70) 박막이 PLT(10), PLZT(10/30/70) 박막 보다 실리콘 반도체의 표면전하에 의해 형성된 전기장에 민감하게 작용하여 시간에 따른 분극감소가 심하게 나타난다고 생각할 수 있다. 이 현상은 Fig. 3에 나타난 강유전체 박막의 retention 특성과 비교 분석할 수 있는데 실제적으로 강유전체 박막의 retention 특성은 외부의 영향이 전혀 배제된 상태에서 자연적으로 시간지연에 따라 분극이 감소하는 현상이고, quasi-MFISFET 소자의 메모리 retention 특성은 실리콘 반도체의 표면전하에 따른 전기장에 의해 강유전체 박막이 영향을 받는 상태에서 드레인 전류가 시간에 따라 변화되는 현상을 의미한다. 그런데, PZT(30/70) 박막과 PLZT(10/30/70), PLT(10) 박막을 비교할 때, Fig. 2의 강유전체 박막의 retention 특성과 Fig. 7의 quasi-MFISFET 소자의 메모리 retention 특성이 서로 연관성을 가지며 감소한다는 사실을 알 수 있다. 즉, -10 V의 'write' 게이트 전압 상태에서 PZT(30/70) 박막을 사용한 경우, quasi-MFISFET 소자의 채널이 PLT(10), PLZT(10/30/70) 박막 보다 약 2 배 정도 빨리 형성되어 소자의 특성이 열악하게 나타난 점이, Fig. 3의 강유전체 박막에 따른 retention 특성에서 초기값에 따른 PZT(30/70) 박막의 분극 감소량이 PLZT(10/30/70), PLT(10) 박막의 분극 감소량 보다 약 3~4 배 이상 크다는 사실에 지배적으로 작용하여 나타났다고 추론할 수 있다.

V. 결 론

본 연구에서는 field-dependent polarization 모델로부터 강유전체 박막의 이력곡선을 시뮬레이션 하여 PLZT(10/30/70), PLT(10) 그리고 PZT(30/70) 강유전체 박막의 이력곡선 측정값과 비교하였다. 그 결과에서 PLZT(10/30/70) 과 PLT(10) 박막의 경우, 측정값이 field-dependent polarization 모델과 잘 일치하는 특성을 나타내어 순수한 dipole 에 의해 강유전체 분극이 만들어졌음을 추론할 수 있다. 하지만 PZT(30/70) 의 경우, 5 V 이상의 인가전압에서 분극의 포화현상이 아주 둔감하게 나타나고 시뮬레이션 값과의 차이도 심해 강유전체 분극이 순수한 dipole 외에도 공간전하나 표면전하 등에 영향을 받아 형성되었다는 사실을 알 수 있다. 다음으로 다양한 강유전체 박막과 MOSFET 소자를 대상으로 특성을 분석할 수 있는 장점을 지닌 quasi-MFISFET 소자를 조사하여 MFISFET 소자의 최적 조건을 찾아보고, 메모리 retention 의 주요 원인

에 대해 살펴보았다. Quasi-MFISFET 소자의 드레인 전류는 field-dependent polarization 모델의 강유전체 이력곡선에서 얻은 파라미터를 square-law FET 에 적용시켜 효과적으로 표현하였고, 그 모델링 결과는 실험 값과 거의 유사하였다. 그래서, quasi-MFISFET 소자의 드레인 전류 크기가 강유전체 분극의 크기에 따라 직접적인 영향을 받으며 결정된다는 사실을 알 수 있었다. 그리고, 게이트 전압에 따른 드레인 전류특성에서 ± 5 V와 ± 10 V의 게이트 전압변화를 주었을 때 각각 0.5 V 와 1.3 V의 메모리 윈도우를 갖았으며 강유전체에 인가되는 전압에 의해 만들어지는 항전압의 변동에 따라 메모리 윈도우가 변화된다는 Han^[13] 등의 주장에 부합되는 결과를 얻었다.

다음으로 quasi-MFISFET 소자의 신뢰성을 알아보기 위해 메모리 retention 특성을 조사하였는데, -10 V의 'write' 게이트 전압에서는 일정시간이 지난 후 quasi-MFISFET 소자에 채널이 형성되어 드레인 전류가 급격하게 증가하고, -10 V의 'write' 게이트 전압에서 PZT(30/70) 박막을 사용한 경우, PLT(10), PLZT(10/30/70) 박막 보다 약 2배정도 빨리 채널이 형성됨을 알 수 있다. 이 현상은 Fig. 3의 강유전체 박막에 따른 retention 특성에서 초기값에 따른 PZT(30/70) 박막의 분극 감소량이 PLZT(10/30/70), PLT(10) 박막의 분극 감소량 보다 약 3~4배 이상 크다는 사실에 지배적으로 작용하여 나타났다고 추론할 수 있다.

본 연구로부터 quasi-MFISFET 소자의 드레인 전류 모델을 실험적 결과로부터 증명할 수 있었으며, 우수한 메모리 retention 특성을 위해 강유전체 박막의 retention 특성의 향상이 필수적인 요건이라는 사실을 추론할 수 있었다.

참 고 문 헌

- [1] T. Sumi, "Ferroelectric Nonvolatile Memory Technology and its Applications", *International Conference on Solid State Devices and Materials*, pp. 518~520, 1995.
- [2] S. Sinharoy, H. Buhay, D. R. Lampe and M. H. Francombe, "Integration of Ferroelectric Thin Films into Nonvolatile Memories", *J. Vac. Sci. Technol. A*, vol. 10, pp. 1554~1560, 1992.
- [3] K. Ashikaga and T. Ito, "Analysis of Memory Retention Characteristics of Ferroelectric Field Effect Transistors Using a Simple Metal-

- Ferroelectric-Metal-Insulator-Semiconductor Structure", *J. Appl. Phys.*, vol. 85, N. 10, pp. 7471~7476, 1999.
- [4] Y. Fujimori, T. Nakamura and A. Kamisawa, "Properties of Ferroelectric Memory FET Using Sr₂(Ta, Nb)2O₇ Thin Film", *Jpn. J. Appl. Phys.*, vol. 38, N. 4B, pp. 2285~2288, 1999.
- [5] E. Tokumitsu, "Nonvolatile Ferroelectric Field-Effect-Transistors Using SrBi₂Ta₂O₉/Pt/SrTa₂O₇/SiON/Si Structures", *Appl. Phys. Lett.*, vol. 75, N. 4, pp. 575~577, 1999.
- [6] J. A. Gonzalo, *Effective Field Approach to Phase Transitions and Some Applications to Ferroelectrics*, World Scientific Lecture Notes in Physics, vol. 25, World Scientific, New Jersey, 1991.
- [7] F. K. Chai, J. R. Brews, R. D. Schrimpf and D. P. Birnie III, "Relating Local Electric Field in a Ferroelectric Capacitor to Externally Measurable Voltages", *Proceedings of the 9th Int. Symp. on Applications of Ferroelectrics*, pp. 83~86, 1994.
- [8] S. M. Sze, *Physics of Semiconductor Devices*, second edition, John Wiley & Sons, New York, Chapter 8, 1981.
- [9] R. R. Pierret, *Field Effect Devices*, second edition, Addison-Wesley Publishing Company, Inc., USA, Chapter 2-3, 1990.
- [10] D. K. Schroder, *Advanced MOS Devices*, Addison-Wesley Publishing Company, Inc., USA, Chapter 1, 1987.
- [11] Seong Jun Kang, Dong Hoon Chang and Yung Sup Yoon, "Characteristics of PLT Thin Films Various Pb/La Ratios", *Superficies y Vac.*, vol. 9, pp. 150~153, 1999.
- [12] Seong Jun Kang, Dong Hoon Chang and Yung Sup Yoon, "Fatigue and Dielectric Properties of the (Pb,La)TiO₃ Thin Films with Various La Concentrations", To be published in *Thin Solid Films*
- [13] J. P. Han, X. Guo and T. P. Ma, "Memory Effects of SrBi₂Ta₂O₉ Capacitor on Silicon with a Silicon Nitride Buffer", *Integrated Ferroelectrics*, vol. 22, pp. 213~221, 1998.
- [14] J. J. Lee and S. B. Desu, "Retention and Imprint Properties of Ferroelectric Thin Films", *phys. state. sol. vol. (a)151*, pp. 171~182 (1995).

저 자 소 개

尹 英 燮(正會員) 第 37卷 SD編 第6號 參照

1952년 9월 7일생. 1975년 2월, 서울대학교 금속공학과 졸업(B. S.). 1977년 2월, 한국과학기술원 재료공학과 졸업(M.S.). 1988년 12월, U.S.C. 전자공학교 졸업(Ph. D). 1987년 3월~1988년 5월, Oklahoma State University 대우교수. 1988년 12월~1989년 6월, UCLA Device Research Lab. 연구원. 1988년 12월~1992년 2월, 삼성 전자 기흥반도체연구소 수석연구원. 1992년 3월~현재, 인하대학교 전자·전기·컴퓨터공학부 부교수. 주관심분야 : ULSI DRAM을 위한 신물질 개발, 강유전성 박막, Pyroelectric 센서, SAW Device

李 國 杓(正會員) 第 37卷 SD編 第6號 參照

1975년 11월 20일생. 1999년 2월, 인하대학교 전자재료공학과 졸업(B.S.). 1999년 3월~현재, 인하대학교 전자재료공학과 석사과정. 주관심분야 : 강유전체 박막을 이용한 NVFRAM 소자



姜 聲 俊(正會員)

1965년 7월 10일생. 1989년 2월, 인하대학교 응용물리학과 졸업(B.S.). 1994년 8월, 인하대학교 전자재료공학과 졸업(M.S.). 1999년 2월, 인하대학교 전자재료공학과 졸업(Ph. D.). 1999년 3월~2000. 1, 인하대학교 전자재료공학과 연구원(Post Doc.). 2000년 2월~현재, 국립여수대학교 반도체·응용물리학과 전임강사. 주관심분야 : DRAM 및 NVFRAM 응용을 위한 강유전체 박막, Pyroelectric 센서